DC使用说明

1.建立逻辑综合环境，熟悉DC命令

建立逻辑综合环境的命令是：new_dc  [文件名]，例如new_dc mydesign，就是在当前目录下新建一个名为mydesign的DC综合环境。环境如图 1 环境实例所示。

图 1 环境实例

在mydesign目录下，Readme文件给了我们怎么使用工具的提示；filelist.tcl文件是给出需要综合代码的路径和文件名。在synopsys.sdc文件中我们设置设计约束和设置工作环境，比如建立时钟，设置输入延时和输出延时等等。在top.tcl文件中设置顶层模块名，设置库文件名，以及读入设置好的clock和输入、输出约束的文件，以及分析并报告结果。.synopsys_dc.setup文件是DC工具的设置文件。

2.以加法器Adder_Array为例说明具体使用步骤。

Adder_Array共有5个设计文件，分别为顶层模块Adder_Array.v，状态机模块FSM.v，数据通过模块Data_Path.v，加法器模块adder_21.v，减法器模块Add_Sub_21.v。Adder_Array综合的步骤如下： 

（1）Adder_Array的设计文件添加到filelist.tcl中。如图 2 文件列表

图 2 文件列表

（2）在top.tcl中将顶层模块设置为Adder_Array。如图 3修改顶层模块名

图 3 修改顶层模块名

（3）修改synopsys.sdc实现以下设计约束：时钟周期1.2ns，input_delay设置为0.5ns，output_delay设置为0.5ns。如果使用者想增加其他的设计约束可以在此文件中增添。

（4）进入刚才建好的综合环境，在终端中执行run命令，调用Design Compiler执行逻辑综合。

打开终端：cd  [建好的环境路径]，进入后输入run，即可。

（5）等逻辑综合执行完毕后，查看123.log，对其中的error和warning进行确认，如果有问题修改设计或综合脚本后重新综合，直至没有问题。