电子技术课程设计-数字钟

第一章 绪论

1.1 设计目的

数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

因此，我们此次设计与制作数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.    

1.2设计内容及要求

（1）设计指标 

1由晶振电路产生1HZ标准秒信号；

2分、秒为00~59六十进制计数器；

3时为00~23二十四进制计数器；

4周显示从1~日为七进制计数器；

5具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；

6整点具有报时功能，当时间到达整点前鸣叫五次低音（500HZ），整点时再鸣叫一次高音（1000HZ）。

（2）设计要求

1熟悉集成电路的引脚安排；

2掌握各芯片的逻辑功能及使用方法；

3设计的数字钟以数字形式显示时、分、秒的时间，小时计时为“12翻1” ；

4当电路出现走时误差时，电路具有校时功能。要求手动快校时、快校分或慢校时、慢校分。 

第二章 系统总体分析

2.1 原理框图

数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。数字电子钟的总体图如图（1）所示。由图（1）可见，数字电子钟由以下几部分组成：石英晶体振荡器和分频器组成的秒脉冲发生器；校对电路；六十进制秒、分计数器、二十进制时计数器及七十进制日计数器；以及秒、分、时的译码显示部分等。

图2-1 数字钟原理框图

2.2 主要部分的实现方案

（1）秒脉冲电路

由晶振32768Hz经 CD4060分频为2Hz，再经过74LS74一次分频，即得1Hz 标准秒脉冲，提供给时钟计数脉冲。如图示：

图2-2 秒脉冲发生器视图

（2）时间计数器电路

　由6个74LS90 计数器组成时分秒的计数电路，74LS90 是4位二进制同步加计数器，它的设置为多片集成计数器的级联提供方便。它具有异步清零，同步并行预置数，保持和计数的功能。 

秒计数器

秒的个位计数单元为10进制计数器，当QDQCQBQA变成1010时，通过与非门把它的清零端变成0，计数器的输出被置零，跳过1011到1111的状态，又从0000开始，如此重复。秒的十为计数单元为6进制，当QDQCQBQA变成0101时，通过与非门把它的清零端变成0，计数器的输出被置零，跳过0110到1111的状态，又从0000开始，如此就是60进制。同时秒十位上的0101时，要把进位信号传输给“分”个位的计数单元。

分计数器

分的个位和十位计数单元的状态转换和秒的是一样的，只是它要把进位信号传输给时的个位计数单元。

时计数器 

当“时”十位的QDQCＱBＱA为0000或0001时，“时”的个位计数单元是十进制计数器，当他的QDQCQBQA到1010时，通过与非门使得个位74LS90上的清零端为0，则计数器的输出直接置零，从0000有开始。当十位的QDQCQBQA为0010时，通过与非门使得该74LS90的清零端为0，“时”的十位有重新从0000开始，此时的个位计数单元变成4进制，即当个位计数单元的QDQCQBQA为0100时，就要又从0000开始计数。这样就实现了“时”24进制的计数

  日计数器

当数字钟运行到12时59分59秒时，秒的个位计数器再输入一个秒脉冲，数字钟自动显示为01时00分00秒，实现日常生活规律，所以时个位选用一片四位二进制同步可逆计数器74LS191，十位选用双上升沿D触发器74LS74，再加上适当的与非门和异或门级联则可满足要求。

日计数器由两个74LS74，四个TTL 和一个 74LS20 构成，实现了七定制的功能。每个74LS74控制一个输入，即控制QDQCQBQA中的一个。当从0000到0111 时，显示是按照74LS74集成们电路的逻辑功能来实现的，当为0111的时候，QCQBQA各为1 1 1 ，他们三个通过74LS74 与非门输出为0 。再与QD 所控的0 通过 TTL集成门电路输出了0 ，如此循环，使得四个TTL 输出都为 0000。即使得输出变为了“置零”状态。从而实现了七禁止循环。

表 2-1 日计数器显示表：

译码显示采用共阳极LED八段数码管和译码器74SL247组成。

图2-3 共阳极LED八段数码管

（4）整点报时电路

电路应在整点前10秒钟内开始整点报时，即当时间在59分54秒到59分59秒期间时，报时电路报时控制信号。 

当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的QC和QA 、个位的QD和QA及秒计数器十位的QC和QA相与，从而产生报时控制信号。

报时电路由74LS08高音和74LS04低音通过74LS32来构成。

（5）元器件

1．镊子1把 

2．剪刀1把 

3．共阳八段数码管7个 

4．导线若干 

5．74LS90 集成块6块 

6．CD4060集成块1块 

7．74LS247集成块7块 

8．74LS20 集成块1块 

9．74LS00 集成块1块 

10．74LS08集成块2块 

11．74LS32 集成块 1块

12．74LS04 集成块 1块

13．74LS74 集成块 4块 

14．74LS191集成块 1块

15．32.768k时钟晶体1个 

16．22pF和20pF可调电容各一个

17．三极管8050一个

18．300Ω7个 Ω一个 Ω一个  10KΩ一个

第三章 心得体会

通过这次对数字钟的设计与制作，我了解了设计电路的程序，设计过程中，好比是我们人类成长历程，常有一些不如意，毕竟这是第一次做，存在着很大的困难，但是勇敢的去面对，积极的去解决，充分运用所学知识和他人的帮助去尝试才能最终取得成功，在设计过程中发现了自己的不足之处，对所学的知识掌握不够等。通过亲自动手设计连图，试验，思考问题，解决问题，也让我巩固了书本的知识，同时也学到了新的学问，明白了实践的可贵性。设计就是通过过程分析，让自己和别人以看就明白设计思路，设计有助于帮我理解数字钟的原理。在这次课程设计中最高兴的是通过和组员的共同努力，设计出一个自己相对满意的课程设计出来，不断巩固了自己所学知识。同时也感谢老师的再三指导。

要完成一个课题的设计要涉及到许多方面的知识。通过上网查询和查阅相关书籍资料，让我知道了大量关于数字钟设计的知识，同时又重新将从前学过的知识复习了一遍，做到对各个集成块的引脚功能和工作原理都很清晰。从而让我更深一步掌握了时序逻辑电路的功能，学会了做课程设计的一般步骤。

这次电子技术基础课程设计老师要求的比较严，就像我一开始就没有想过我的会再三打回来要求更改一样，排版上虽然仍存在着细节上的问题，但是每次我都尽力去要求自己、去更改了。同时也为自己在这课程期间没有很好的听讲，总抱着宽松的心态而感到悔过。我将花费更多的时间去完善这课程所学的知识。经过这次的课程设计后，我会在今后的学习态度上更认真点，学习上更用心点，争取向前看期，更进一步。

                                                      ——刘井贵

参考文献

●《电子技术基础课程设计》广播电视大学出版社  1997.05

●《电子电路设计与实践》，山东科学技术出版社   2003.05

●百度知道