电路面试大全

模拟电路二百问

1、半导体材料制作电子器件与传统的真空电子器件相比有什么特点?

答：频率特性好、体积小、功耗小，便于电路的集成化产品的袖珍化，此外在坚固抗震可靠等方面也特别突出；但是在失真度和稳定性等方面不及真空器件。

2、什么是本征半导体和杂质半导体？

答：纯净的半导体就是本征半导体，在元素周期表中它们一般都是中价元素。在本征半导体中按极小的比例掺入高一价或低一价的杂质元素之后便获得杂质半导体。

3、空穴是一种载流子吗?空穴导电时电子运动吗?

答：不是，但是在它的运动中可以将其等效为载流子。空穴导电时等电量的电子会沿其反方向运动。

4、制备杂质半导体时一般按什么比例在本征半导体中掺杂？

答：按百万分之一数量级的比例掺入。

5、什么是N型半导体?什么是P型半导体?当两种半导作在一起时会产生什么现象?

答：多数载流子为自由电子的半导体叫N型半导体。反之，多数载流子为空穴的半导体叫P型半导体。P型半导体与N型半导体接合后便会形成P-N结。

6、PN结最主要的物理特性是什么？

答：单向导电能力和较为敏感的温度特性。

7、PN结还有那些名称？

答：空间电荷区、阻挡层、耗尽层等。

8、PN结上所加端电压与电流是线性的吗?它为什么具有单向导电性?

答：不是线性的，加上正向电压时，P区的空穴与N区的电子在正向电压所建立的电场下相互吸引产生复合现象，导致阻挡层变薄，正向电流随电压的增长按指数规律增长，宏观上呈现导通状态，而加上反向电压时，情况与前述正好相反，阻挡层变厚，电流几乎完全为零，宏观上呈现截止状态。这就是PN结的单向导电特性。

9、在PN结加反向电压时果真没有电流吗? 

答：并不是完全没有电流，少数载流子在反向电压的作用下产生极小的反向漏电流。

10、二极管最基本的技术参数是什么？

答：最大整流电流

11、二极管主要用途有哪些？

答：整流、检波、稳压等。

12、晶体管是通过什么方式来控制集电极电流的?

答：通过电流分配关系。

13、能否用两只二极管相互反接来组成三极管？为什么？

答：否；两只二极管相互反接是通过金属电极相接，并没有形成三极管所需要的基区。

14、什么是三极管的穿透电流？它对放大器有什么影响？

答：当基极开路时，集电极和发射极之间的电流就是穿透电流：，其中是集电极-基极反向漏电流，和都是由少数载流子的运动产生的，所以对温度非常敏感，当温度升高时二者都将急剧增大。从而对放大器产生不利影响。因此在实际工作中要求它们越小越好。

15、三极管的门电压一般是多少？

答：硅管一般为0.5伏.锗管约为0.2伏.

16、放大电路放大电信号与放大镜放大物体的意义相同吗?

答：不相同。

17、在三极管组成的放大器中，基本偏置条件是什么？ 

答：发射结正偏；集电结反偏。

18、三极管输入输出特性曲线一般分为几个什么区域？

答：一般分为放大区、饱和区和截止区。

19、放大电路的基本组态有几种？它们分别是什么?

答：三种，分别是共发射极、共基极和共集电极。

20、在共发射极放大电路中，一般有那几种偏置电路？

答：有上基偏、分压式和集-基反馈式。

21、静态工作点的确定对放大器有什么意义？

答：正确地确定静态工作点能够使放大器有最小的截止失真和饱和失真，同时还可以获得最大的动态范围，提高三极管的使用效率。

22、放大器的静态工作点一般应该处于三极管输入输出特性曲线的什么区域？

答：通常应该处于三极管输入输出特性曲线的放大区。

23、在绘制放大器的直流通路时对电源和电容器应该任何对待？

答：电容器应该视为开路，电源视为理想电源。

24、放大器的图解法适合哪些放大器？

答：一般适合共射式上基偏单管放大器和推挽式功率放大器。

25、放大器的图解法中的直流负载线和交流负载线各有什么意义？

答：直流负载线确定静态时的直流通路参数。交流负载线的意义在于有交流信号时分析放大器输出的最大有效幅值及波形失真等问题。

26、如何评价放大电路的性能?有哪些主要指标?

答：放大电路的性能好坏一般由如下几项指标确定：

增益、输入输出电阻、通频带、失真度、信噪比。

27、为什么放大器的电压增益的单位常常使用分贝？它和倍数之间有什么关系？

答：放大器的电压增益的单位常常使用分贝的原因：（1）数值变小，读写方便。（2）运算方便。（3）符合听感，估算方便。二者之间的关系是：

28、放大器的通频带是否越宽越好？为什么？

答：不！放大器通频带的宽度并不是越宽越好，关键是应该看放大器对所处理的信号频率有无特别的要求！例如选频放大器要求通频带就应该很窄，而一般的音频放大器的通频带则比较宽。

29、放大器的输入输出电阻对放大器有什么影响？

答：放大器的输入电阻应该越高越好，这样可以提高输入信号源的有效输出，将信号源的内阻上所消耗的有效信号降低到最小的范围。而输出电阻则应该越低越好，这样可以提高负载上的有效输出信号比例。

30、设计放大器时，对输入输出电阻来说，其取值原则是什么？

答：高入低出。

31、放大器的失真一般分为几类？

答：单管交流小信号放大器一般有饱和失真、截止失真和非线性失真三类、推挽功率放大器还可能存在交越失真。

32、放大器的工作点过高会引起什么样的失真？工作点过低呢？

答：饱和失真、截止失真

33、放大器的非线性失真一般是哪些原因引起的？

答：工作点落在输入特性曲线的非线性区、而输入信号的极小值还没有为零时会导致非线性失真。

34、微变等效电路分析法与图解法在放大器的分析方面有什么区别？

答：可以比较方便准确地计算出放大器的输入输出电阻、电压增益等。而图解法则可以比较直观地分析出放大器的工作点是否设置得适当，是否会产生什么样的失真以及动态范围等。

35、用微变等效电路分析法分析放大电路的一般步骤是什么？

答：1）计算出Q点中的；

2）根据公式计算出三极管的。

3）用微变等效电路绘出放大器的交流通路。

4）根据3）和相应的公式分别计算放大器的输入输出电阻、电压增益等.

36、微变等效电路分析法的适用范围是什么？

答：适合于分析任何简单或复杂的电路。只要其中的放大器件基本工作在线性范围内。

37、微变等效电路分析法有什么局限性？

答：只能解决交流分量的计算问题，不能用来确定Q点，也不能用以分析非线性失真及最大输出幅度等问题。

38、影响放大器的工作点的稳定性的主要因素有哪些？

答：元器件参数的温度漂移、电源的波动等。

39、在共发射极放大电路中一般采用什么方法稳定工作点？

答：引入电流串联式负反馈。

40、单管放大电路为什么不能满足多方面性能的要求?

答：放大能力有限；在输入输出电阻方面不能同时兼顾放大器与外界的良好匹配。

41、耦合电路的基本目的是什么？

答：让有用的交流信号顺利地在前后两级放大器之间通过，同时在静态方面起到良好地隔离。

42、多级放大电路的级间耦合一般有几种方式？

答：一般有阻容耦合、变压器耦合、直接耦合几种方式

43、多级放大电路的总电压增益等于什么?

答：等于各级增益之乘积。

44、多级放大电路输入输出电阻等于什么？

答：分别等于第一级的输入电阻和末级的输出电阻。

45、直接耦合放大电路的特殊问题是什么?如何解决?

答：零点漂移是直接耦合放大电路最大的问题。最根本的解决方法是用差分放大器。

46、为什么放大电路以三级为最常见?  

答：级数太少放大能力不足，太多又难以解决零点漂移等问题。

47、什么是零点漂移？引起它的主要原因有那些因素？其中最根本的是什么？

答：放大器的输入信号为零时其输出端仍旧有变化缓慢且无规律的输出信号的现象。生产这种现象的主要原因是因为电路元器件参数受温度影响而发生波动从而导致Q点的不稳定，在多级放大器中由于采用直接耦合方式，会使Q点的波动逐级传递和放大。

48、什么是反馈?什么是直流反馈和交流反馈?什么是正反馈和负反馈?

答：输出信号通过一定的途径又送回到输入端被放大器重新处理的现象叫反馈。如果信号是直流则称为直流反馈；是交流则称为交流反馈，经过再次处理之后使放大器的最后输出比引入反馈之前更大则称为正反馈，反之，如果放大器的最后输出比引入反馈之前更小，则称为负反馈。

49、为什么要引入反馈?

答：总的说来是为了改善放大器的性能，引入正反馈是为了增强放大器对微弱信号的灵敏度或增加增益；而引入负反馈则是为了提高放大器的增益稳定性及工作点的稳定性、减小失真、改善输入输出电阻、拓宽通频带等等。

50、交流负反馈有哪四种组态?

答：分别是电流串联、电流并联、电压串联、电压并联四种组态。

51、交流负反馈放大电路的一般表达式是什么?

答：。

52、放大电路中引入电流串联负反馈后，将对性能产生什么样的影响?

答：对电压增益有削弱作用、提高其增益稳定性、降低失真、提高输入电阻、提高输出电阻等。

53、放大电路中引入电压串联负反馈后，将对性能产生什么样的影响?

答：对电压增益有削弱作用、能提高其增益稳定性、降低失真、降低输入电阻、降低输出电阻等。

54、放大电路中引入电流并联负反馈后，将对性能产生什么样的影响?

答：对电压增益有削弱作用、能提高其增益稳定性、降低失真、降低输入电阻、提高低输出电阻等。

55、放大电路中引入电压并联负反馈后，将对性能产生什么样的影响?

答：对电压增益有削弱作用、能提高其增益稳定性、降低失真、降低输入电阻、降低低输出电阻等。

56、什么是深度负反馈?在深度负反馈条件下，如何估算放大倍数?

答：在反馈放大器中，如中?1，则，满足这种条

件的放大器叫深度负反馈放大器，此时的放大器的闭环增益已经完全由反馈系数决定。

57、负反馈愈深愈好吗?什么是自激振荡?什么样的反馈放大电路容易产生自激振荡?如何消除自激振荡?

答：不是。当负反馈放大电路的闭环增益中＝0，则，

说明电路在输入量为0时就有输出，称电路产生了自激振荡。当信号频率进入低频或高频段时，由于附加相移的产生，负反馈放大电路容易产生自激振荡。要消除自激振荡，就必须破坏产生振荡的条件，改变AF的频率特性，使。

58、放大电路中只能引入负反馈吗?放大电路引入正反馈能改善性能吗?

答：不是。能，如自举电路，在引入负反馈的同时，引入合适的正反馈，以提高输入电阻。

59、电压跟随器是一种什么组态的放大器？它能对输入的电压信号放大吗？

答：电压跟随器是一种电压串联放大器。它不能对输入的电压信号放大。

60、电压跟随器是属于什么类型的反馈放大器？

答：电压跟随器是一种电压串联反馈放大器。

61、电压跟随器主要用途在哪里？

答：电压跟随器主要用途：一般用于多级放大电路的输入级、输出级，也可连接两电路，起缓冲作用。

62、电压跟随器的输入输出特性如何？

答：电压跟随器的输入输出特性：输入电阻高，输出电阻低。

63、一般说来功率放大器分为几类？

答：按照晶体管在整个周期导通角的不同，可以分为甲类、乙类、甲乙类、丙类、丁类。按照电路结构不同，可以分为变压器耦合、无输出变压器OTL、无输出电容OCL、桥式推挽功率放大电路BTL。

、甲、乙类功率放大器各有什么特点？

答：甲类功率放大器的特点：晶体管在信号的整个周期内均导通，功耗大，失真小；乙类功率放大器的特点：晶体管仅在信号的半个周期内导通，功耗小，失真大。

65、为什么乙类功率放大器会产生交越失真？如何克服？

答：因为晶体管b－e间有开启电压为Uon，当输入电压数值|ui|66、为什么在设计功率放大器时必须考虑电源功耗、管耗、和效率等问题？

答：因为功率放大电路是在电源电压确定情况下，输出尽可能答的功率，

67、从信号反馈的角度来看，振荡器属于什么类型的电路？

答：从信号反馈的角度来看，振荡器属于正反馈放大电路。

68、产生正弦波振荡的起振条件是什么？

答：产生正弦波振荡的起振条件是 。

69、怎样组成正弦波振荡电路？它必须包括哪些部分？

答：正弦波电路的组成：放大电路、选频网络、正反馈网络、稳幅环节。

70、在变压器耦合的正弦波振荡器中如何判断电路能否起振？

答：在变压器耦合的正弦波振荡器中判断电路能否起振的方法：瞬时极性法。

71、在三点式正弦波振荡器中如何判断电路能否起振？

答：在三点式正弦波振荡器中判断电路能否起振的方法：射同基反。

72、  什么是放大电路的频率特性（或频率响应）？

答：放大电路的性能（其中主要指电压放大倍数Au）对不同频率正弦输入的稳态响应称为放大电路的频率特性。

73、  频率特性的分类。

答：频率特性分为幅频特性和相频特性。

74、  什么是幅频特性？

答：幅频特性是指放大倍数的大小（即输入、输出正弦电压幅度之比）随频率变化的特性。

75、  什么是相频特性？

答：相频特性是指输出电压与输入电压的相位差（即放大电路对信号电压的相移）随频率变化的特性。

76、  什么是波特图？

答：频率特性曲线采用对数坐标时，称为波特图。

77、  为什么用波特图表示频率特性？

答：因为在研究放大电路的频率响应时，输入信号的频率范围常常设置在几赫到上百万兆赫；而放大电路的放大倍数可从几倍到上百万倍；为了在同一坐标系中表示如此宽的变化范围，所以采用对数坐标，即波特图。

78、  什么是放大电路的上限截止频率？

答：信号频率上升到一定程度，放大倍数数值也将减小，使放大倍数数值等于0.707倍|Am|的频率称为上限截止频率fH。

79、什么是放大电路的下限截止频率？

答：信号频率下降到一定程度，放大倍数数值也将减小，使放大倍数数值等于0.707倍|Am|的频率称为下限截止频率fL。

80、  什么是半功率点？

答：当信号频率为上限截止频率fH或下限截止频率fL时，输出电压放大倍数|Am|下降到0.707倍|Am|，即相应的输出功率也降到幅值的一半，因此fH或fL也叫做半功率点。

81、什么是放大电路的通频带？

答：fH与fL之间形成的频带称为放大电路的通频带BW，可以表示为BW =fH－fL。

82、放大电路频率特性不好会产生什么危害？

答：如果放大电路频率特性不好，当输入信号为非正弦波时，会使输出信号波形与输入波形不同，即产生波形失真，这种失真称为频率失真。其中因为幅频特性不好即不同频率放大倍数的大小不同而产生的频率失真，称为幅度失真；因为相频特性不好即相移不与频率成正比而产生的频率失真，称为相位失真。

83、低频放大电路的频率特性主要受哪些因素的影响？

答：低频放大电路的频率特性主要受以下因素影响：

⑴放大电路的级数越多，其通频带越窄，频率特性越差。

⑵在电路中引入负反馈，可以展宽通频带，提高频率特性。

⑶耦合电容、前级放大电路输出电阻和后级放大电路的输入电阻对频率特性也有影响。

84、高通电路频率特性有什么特点？

答：高通电路在低频段放大倍数数值下降，且产生超前相移。

85、低通电路频率特性有什么特点？

答：低通电路在高频段放大倍数数值下降，且产生滞后相移。

86、对于放大电路，是通频带越宽越好吗？

答：对于放大电路不是通频带越宽越好。

87、什么是功率放大电路？

答：功率放大电路是指能输出足够的功率以推动负载工作的放大电路。因为它一般都位于多级放大电路的最后一级，所以又常称为末级放大电路。

88、对功率放大电路的主要技术性能有哪些要求？

答：功率放大电路是大信号放大电路，其主要技术性能要求是：

⑴输出功率要足够大；

⑵转换效率要高；

⑶三极管的功耗要小；

⑷非线性失真要小；

⑸三极管的工作要安全、可靠。

、用什么方法分析功率放大电路？

答：由于功率放大电路工作在大信号条件下，所以不宜采用小信号等效电路分析法分析，通常采用大信号模型或者图解法进行分析，其中用得较多的是图解法。

90、什么是三极管的甲类工作状态？

答：在放大电路中，当输入信号为正弦波时，若三极管在信号的整个周期内均导通（即导通角θ＝360°），则称之工作在甲类状态。

91、  什么是三极管的乙类工作状态？

答：在放大电路中，当输入信号为正弦波时，若三极管仅在信号的正半周或负半周导通（即导通角θ＝180°），则称之工作在乙类状态。

92、  什么是三极管的甲乙类工作状态？

答：在放大电路中，当输入信号为正弦波时，若三极管的导通时间大于半个周期且小于周期（即导通角θ＝180°～360°之间），则称之工作在甲乙类状态。

93、  什么是变压器耦合功率放大电路？

答：既有输入耦合变压器，又有输出耦合变压器的功率放大电路称为变压器耦合功率放大电路。

94、  变压器耦合功率放大电路有什么优缺点？

答：变压器耦合功率放大电路的优点是可以实现阻抗变换，缺点是体积庞大、笨重，消耗有色金属，且频率较低，低频和高频特性均较差。

95、  什么是OCL电路？

答：OCL电路是指无输出耦合电容的功率放大电路。

96、OCL电路有什么优缺点？

答：OCL电路具有体积小重量轻，成本低，且频率特性好的优点。但是它需要两组对称的正、负电源供电，在许多场合下显得不够方便。

97、什么是OTL电路？

答：OTL电路就是没有输出耦合变压器的功率放大电路。

98、OTL电路有什么优缺点？

答：OTL电路的优点是只需要一组电源供电。缺点是需要能把一组电源变成了两组对称正、负电源的大电容；低频特性差。

99、什么是BTL电路？

答：为了实现单电源供电，且不用变压器和大电容，可采用桥式推挽功率放大电路，简称BTL电路。

100、BTL电路有什么优缺点？

答：BTL电路的优点有只需要单电源供电，且不用变压器和大电容，输出功率高。缺点是所用管子数量多，很难做到管子特性理想对称，且管子总损耗答，转换效率低。

101、目前使用最广泛的功率放大电路是什么？

答：目前使用最广泛的功率放大电路是OTL和OCL电路。

102、什么是交越失真？

答：只有当|Ui|＞Uon时，三极管才导通，当输入信号Ui在过零前后，输出信号便会出现失真，这种失真称为交越失真。

103、如何消除交越失真？

答：为了消除交越失真，应当设置合适的静态工作点，使两只晶体管均工作在临界导通或微导通状态。

104、对于OCL功率放大电路，在已知电源电压和负载电阻的情况下，如何估算出电路的最大输出功率？

答：OCL功率放大电路的最大输出功率： 

105、对于OCL功率放大电路，在已知电源电压和负载电阻的情况下，如何估算出电路的电源提供的功率？

答：OCL功率放大电路的电源提供的功率：

106、对于OTL功率放大电路，在已知电源电压和负载电阻的情况下，如何估算出电路的最大输出功率？

答：OTL功率放大电路的最大输出功率：

107、对于OTL功率放大电路，在已知电源电压和负载电阻的情况下，如何估算出电路的电源提供的功率？

答：OTL功率放大电路的电源提供的功率：

108、在选择功率放大电路中的晶体管时，应当特别注意的参数有哪些？

答：在选择功率放大电路中的晶体管时，应当特别注意的参数有：晶体管所能承受的最大管压降、集电极最

大电流和最大功耗。

109、功率放大电路的最大不失真的输出电压是多少？

答：功率放大电路的最大不失真的输出电压幅值等于电源电压减去晶体管的饱和压降，即：Uom＝Vcc－UCES。

110、什么是功率放大电路的最大输出功率？

答：功率放大电路的最大输出功率是指在输入电压为正弦波时，输出基本不失真情况下，负载上可能获得的最大交流功率。即：Pom＝Uo×Io。

111、什么是功率放大电路的转换效率？

答：功率放大电路的转换效率是指最大输出功率与电源所提供的功率之比。即：η＝Pom/Pv。

112、请简述分析功率放大电路的步骤。

答：由于功率放大电路的输入信号幅值较大，分析时应采用图解法。一般按以下步骤分析：

⑴求出功率放大电路负载上可能获得的交流电压的幅值Uom；

⑵求出电路的最大输出功率Pom；

⑶求出电源提供的直流平均功率Pv；

⑷求出转换效率η。

113、什么是功放管的一次击穿？

答：功放管的一次击穿是指，当晶体管的CE间电压增大到一定数值时，集电极电流骤然增大的现象。

114、什么是功放管的二次击穿？

答：功放管的二次击穿是指，当晶体管一次击穿后，若不集电极电流，晶体管的工作点将以高速度变

化，从而使电流猛增而管压降减小的现象。

115、在功率放大电路中，怎样选择晶体管？

答：选择晶体管时，应使极限参数UCEO＞2Vcc；ICM＞Vcc/RL；PCM＞0.2Pom。

116、什么时候晶体管耗散功率最大？

答：当Uom＝2Vcc/π≈0.6Vcc时，PT = PTMAX，即晶体管耗散功率最大。

117、什么是零点漂移现象？

答：输入电压为零而输出电压不为零且缓慢变化的现象，称为零点漂移现象。

118、什么是温度漂移？

答：当输入电压为零，由温度变化所引起的半导体器件参数的变化而使输出电压不为零且缓慢变化的现象，

称为温度漂移。它使产生零点漂移的主要原因。

119、抑制零点漂移的方法有哪些？

答：抑制零点漂移的方法有：

⑴在电路中引入直流负反馈；

⑵采用温度补偿的方法，利用热敏元件来抵消放大管的变化；

⑶采用“差动放大电路”。

120、直接耦合放大电路的特殊问题是什么？如何解决？

答：直接耦合放大电路的特殊问题是存在零点漂移现象。解决办法是采用差动放大电路。

121、   差动放大电路有什么功能？

答：差动放大电路可以放大差模信号，抑制共模信号。

122、   共模信号和零点漂移以及温度漂移有什么联系？

答：温度漂移是引起零点漂移的主要原因，所以一般讲的零点漂移就是指温度漂移。温度的变化对差动放大电路来说，实际上就相当于一个共模信号。

123、   差动放大电路的电路结构有什么特点？

答：差动放大电路有两只三极管组成，电路中所有元器件参数都是对称的。

124、   什么是差模信号？ 

答：差模信号是两个输入信号之差。即：

125、   什么是共模信号？

答：共模信号是两个输入信号的算术平均值。即：

126、什么是差模增益？

答：差模增益指差模信号输入时，其输出信号与输入信号的比值。即：

127、什么是共模增益？

答：共模增益指共模信号输入时，其输出信号与输入信号的比值。即：

128、差动放大电路总的输出电压是什么?

答：差动放大电路总的输出电压： 

129、什么是共模抑制比？

答：共模抑制比表明了差动放大电路对差模信号的放大能力和共模信号的抑制能力，记做KCMR,其定义为：

130、差动放大电路的四种接法是什么？

答：根据输入、输出端接地情况不同，差动放大电路分为双入双出、双入单出、单入双出、单入单出四种。

131、在差动放大电路中，当输入共模信号时，对于每边晶体管而言，发射极等效电阻是多少？

答：发射极等效电阻为2Re。

132、在差动放大电路中，当输入差模信号时，对于每边晶体管而言，发射极等效电阻是多少？

答：发射极等效接地。

133、在双出接法的差动放大电路中，当输入差模信号时，对于每边晶体管而言，接在两个晶体管输出端间的负载等效电阻是多少？

答：负载等效电阻是1/2RL。

134、四种接法的差动放大电路，输入电阻会不会发生变化？

答：输入电阻不会发生变化。

135、四种接法的差动放大电路，输出电阻会不会发生变化？

答：双出接法的输出电阻是单出接法的两倍。

136、四种接法的差动放大电路，差模放大倍数会不会发生变化？

答：双出接法的差模放大倍数是单出接法的两倍。

137、常见的电流源电路有哪些？

答：常见的电流源电路有：镜像电流源电路、比例电流源电路、微电流源电路。

138、电流源电路在放大电路中有什么作用？

答：电流源电路在放大电路中的作用是：

⑴为放大管提供稳定的偏置电流；

⑵作为有源负载取代高阻值的电阻。

139、镜像电流源电路结构有什么特点？

答：镜像电流源电路由两只特性完全相同的管子构成，其中一只管子的基极和集电极连在一起接电源；同时

两只管子的发射极都没有接电阻。

140、比例电流源电路结构有什么特点？

答：比例电流源电路由两只特性完全相同的管子构成，其中一只管子的基极和集电极连在一起接电源；同时

两只管子的发射极都接有电阻。

141、微电流源电路结构有什么特点？

答：微电流源电路由两只特性完全相同的管子构成，其中一只管子的基极和集电极连在一起接电源；另一只

管子的发射极接电阻。

142、   集成运算放大器是什么器件？

答：集成运算放大器就是高放大倍数的直流放大器。

143、集成运算放大器的频率特性具有什么特点？

答：集成运算放大器的频率特性具有低通特点，上限截止频率不高，一般在1M以内

144、集成运算放大器的输入电阻、输出电阻及开环电压放大倍数一般为多少？

答：集成运算放大器的输入电阻Rid很高，通常大于108欧；输出电阻Rod很低，其值约为几十欧到几百欧，

一般小于200欧；开环电压放大倍数Aud很大，其值大于106。

145、   什么是理想运放？

答：集成运放特性理想化就是理想运放，即理想运放的Rid?∞、Rod?0、Aud?∞等。

146、   理想运放线性应用的特点是什么？

答：理想运放线性应用时，两输入端虚短（un=up）、虚断(in=ip=0)。

147、   理想运放线性应用的条件是什么？

答：只要uid=up－un很小，理想运放就处于线性应用状态。一般,由于理想运放Aud很大，加入负反馈则必为

深度负反馈，理想运放将处于线性应用状态。当然还有其他情况的线性应用状态。

148、   集成运算放大器几乎可以应用于模拟电路的各个方面，试举例说明。

答：集成运算放大器可实现各种运算电路，如比例器、加法器、减法器、微分器及积分器等。

149、   集成运算放大器几乎可以应用于模拟电路的各个方面，试举例说明。

答：集成运算放大器可实现各种信号处理，如滤波器等。

150、   集成运算放大器几乎可以应用于模拟电路的各个方面，试举例说明。

答：集成运算放大器可实现各种交流、直流放大。

151、集成运算放大器几乎可以应用于模拟电路的各个方面，试举例说明。

答：集成运算放大器可用于产生正弦波及实现各种波形变换。

152、电路如图1，写出uo表达式。

答：uo=(1+Rf/R1) ui

153、 电路如图2，写出uo表达式。

答：uo=－(Rf/R1)ui

154、 什么是集成运算放大器的直流平衡？

答：当集成运算放大器两输入端对地直流电阻相等时，称为集成运算放大器处于直流平衡状态。集成运算放大器在应用时，总要满足直流平衡。

155、集成运算放大器构成的电路级与级之间的联接有什么特点？

答：由于集成运算放大器的输入电阻Rid很高、输出电阻Rod很低，容易实现级与级之间的联接。

156、什么是正弦波振荡器？

答：能自动产生正弦波的电路称为正弦波振荡器。

157、   本课程中正弦波振荡器主要有哪两种？

答：本课程中正弦波振荡器主要有RC正弦波振荡器和LC正弦波振荡器。

158、   正弦波振荡器主要由哪些部分组成？

答：正弦波振荡器主要由处于放大状态的放大器、选频网络和反馈网络组成。

159、   产生正弦波振荡的条件是什么？

答：产生正弦波振荡的条件是

（1）起震时满足起震条件：AF＞1   φa＋φf＝2nπ

(2) 平衡后满足平衡条件：AF＝1   φa＋φf＝2nπ

160、RC正弦波振荡器的结构特点是什么？

答：RC正弦波振荡器的选频网络和反馈网络由RC元件组成。

161、   RC正弦波振荡器产生的频率特点是什么？

答：RC正弦波振荡器的振荡频率一般为 。RC正弦波振荡器易于产生低频正弦波，不易于产生高频正弦波。

162、   RC正弦波振荡器放大器的特点是什么？

答：由于RC正弦波振荡器易于产生低频正弦波，故RC正弦波振荡器的放大器可用集成运算放大器和分离元件放大器组成。

163、LC正弦波振荡器的结构特点是什么？

答：LC正弦波振荡器的选频网络和反馈网络由LC元件组成。

1、 LC正弦波振荡器产生的频率特点是什么？

答：LC正弦波振荡器的振荡频率一般为 。LC正弦波振荡器易于产生高频正弦波，不易于产生低频正弦波。

165、 LC正弦波振荡器放大器的特点是什么？

答：由于LC正弦波振荡器易于产生高频正弦波，故LC正弦波振荡器的放大器只能用分离元件放大器组成。

166、   本课程中，LC正弦波振荡器主要有哪几种？

答：本课程中LC正弦波振荡器主要有变压器反馈式正弦波振荡器、电感三点式正弦波振荡器及电容三点式正弦波振荡器。

167、   石英晶体振荡器在正弦波振荡器中等效于什么元件？

答：当工作频率在fp至fs之间时，石英晶体振荡器等效于一个电感元件；当工作频率等于fs时，石英晶体振荡器等效于一个电阻元件。

168、   什么是并联型石英晶体振荡电路？

答：当工作频率在fp至fs之间时，石英晶体工作在并联谐振状态，等效于一个电感元件。此时它与电路中其他元件构成的正弦波振荡器(一般为LC正弦波振荡器)称为并联型石英晶体振荡电路。

169、什么是串联型石英晶体振荡电路？

答：当工作频率在fs时，石英晶体工作在串联谐振状态，等效于一个电阻元件。此时它在电路中作为反馈通路元件而构成的正弦波振荡器称为串联型石英晶体振荡电路。可以是RC正弦波振荡器也可以是LC正弦波振荡器。

170、   正弦波振荡器中引入的是什么反馈？

答：正弦波振荡器中引入的是正反馈。

171、   什么是滤波器？

答：滤波器是一种能使有用频率信号通过，抑制无用频率成分的电路。

172、   什么是无源滤波器？

答：由无源元件R、C、L等构成的滤波器称为无源滤波器。

173、   什么是有源滤波器？

答：由无源元件R、C及有源器件集成运算放大器构成的滤波器称为有源滤波器。

174、   什么是低通滤波器LPF？

答：低通滤波器LPF是能使低频信号通过，而高频信号不能通过的电路。

175、   什么是低通滤波器LPF的上限截止频率fH？

答：当低通滤波器LPF的放大倍数Auf下降到0。707（－3dB）所对应的频率。

176、   什么是高通滤波器HPF？

答：高通滤波器HPF是能使高频信号通过，而低频信号不能通过的电路。

177、   什么是高通滤波器HPF的下限截止频率fL？

答：当高通滤波器HPF的放大倍数Auf下降到0.707（－3dB）所对应的频率。

178、   什么是带通滤波器BPF？

答：带通滤波器BPF是能使某一频段的信号通过，而该频段以外的信号不能通过的电路。

179、   什么是带通滤波器BPF的上限截止频率fH和下限截止频率fL？

答：当带通滤波器BPF的放大倍数Auf下降到0.707（－3dB）所对应的频率。此时有两个，分别为上限截止频率fH和下限截止频率fL。

180、什么是带阻滤波器BEF?

答: 带阻滤波器BEF是不能使某一频段的信号通过，而该频段以外的信号能通过的电路。

181、什么是全通滤波器APF?

答: 全通滤波器APF是对所有频率的信号都具有相同的Auf(相移可以不同)的电路。

182、什么是滤波器的通带和阻带?

答: 滤波器允许通过的频段称为通带, 不允许通过的频段称为阻带。

183、 什么是滤波器的特征频率f0？

答：滤波器的特征频率f0是一个由电路决定的具有频率量纲的常数。

184、什么是滤波器的品质因数Q？

答：滤波器的品质因数Q是一个描述滤波器过渡特性的常数。

185、当Q＝0.707时的滤波器有什么特点?

答: 当Q＝0.707时的滤波器,其过渡特性平坦,且截止频率数值上等于特征频率。

186、   什么是直流电源?

答: 直流电源是将交流电变换为稳定的直流电的电路。

187、   直流电源由哪些部分组成?

答: 直流电源由整流、滤波和稳压三部分组成。

188、   整流的作用主要是什么?

答: 整流的主要作用是将交变电压变换为脉动的直流电压。

1、   整流主要采用什么元件实现?

答: 整流主要采用整流二极管,利用其单向导电性实现。

190、   最常用的整流电路是什么?

答: 最常用的整流电路是桥式整流电路。

191、   滤波的作用主要是什么?

答: 滤波的作用主要是去掉脉动电压中的交流成分,使之成为平滑的直流电压。

192、   滤波最重要的元件是什么?

答: 滤波最重要的元件是电容元件。

193、   稳压的作用主要是什么?

答: 稳压的作用主要是维持输出电压的稳定。

194、   三端式稳压器主要有哪些优点?

答: 三端式稳压器只有三个引出端子,应用时外接元件少,使用方便、性能稳定、价格低廉。

195、   三端式稳压器主要有哪几种?

答: 三端式稳压器主要有两种:固定输出三端稳压器和可调输出三端稳压器。

196、   三端式稳压器由哪些部分组成?

答: 三端式稳压器由调整管、取样电路、基准电压和比较放大器等部分组成。

197、   三端式稳压器的调整管工作在什么状态?

答: 三端式稳压器的调整管工作在放大状态。

198、   开关稳压电源的主要特点是什么?

答: 开关稳压电源的调整管工作在开关状态,即导通和截止状态。

199、   开关稳压电源的主要优点是什么

答: 由于开关稳压电源的调整管工作在开关状态,故效率高,可达80%－90%,且具有很宽的稳压范围。

200、   开关稳压电源的主要缺点是什么?

答: 开关稳压电源的主要缺点是输出电压中含有较大的纹波。

硬件设计的几个基本问题

2008-05-04 14:37

[问]： 

1、电阻电容的封装形式如何选择，有没有什么原则？比如，同样是 104 的电容有 0603、0805 的封装，同样是 10uF 电容有 3216、0805、3528 等封装形式，选择哪种封装形式比较合适呢？

2、有时候两个芯片的引脚(如芯片A 的引脚 1,芯片B 的引脚 2)可以直接相连，有时候引脚之间(如A-1 和 B-2)之间却要加上一片电阻，如 22欧，请问这是为什么？这个电阻有什么作用？电阻阻值如何选择？

3、藕合电容如何布置？有什么原则？是不是每个电源引脚布置一片 0.1μF？有时候看到 0.1μF 和 10μF 联合起来使用，为什么？

4、所谓 5V TTL 器件、5V CMOS 器件是指什么含义？是不是说该器件电源接上 5V，其引脚输出或输入电平就是 5V TTL 或者 5v CMOS？

[答]：

1、电阻电容的封装与元件的规格有关，简而言之，对于电阻，封装与阻值（容值）和功率有关，功率越大，封装尺寸越大；对于电容，封装与容值和耐压有关，容值和耐压越高，封装尺寸越大。经验之谈，0603 封装的电容，容值最大为 225（2.2μF），10μF 的电容，应该没有 0805 的封装，而 3216，3528 的封装与耐压和材料有关，建议你根据具体元件参考相应的 Datasheet。

2、在芯片的引脚连线之间串入电阻，多见于信号传输上，电阻的作用是防止串扰，提高传输成功率，有时也用来作为防止浪涌电流。电阻值一般较小，低于 100 欧姆。

3、藕合电容应尽可能靠近电源引脚。耦合电容在电源和地之间的有两个作用：一方面是蓄能电容，避免由于电流的突变而使电压下降，相当于滤纹波，故又称为去藕。另一方面旁路掉该器件的高频噪声，故又称为旁路。数字电路中典型的去耦电容值是 0.1μF。这个电容的分布电感的典型值是 5μH。0.1μF 的去耦电容有 5μH 的分布电感，它的并行共振频率大约在 7MHz 左右，也就是说，对于 10MHz 以下的噪声有较好的去耦效果，对 40MHz 以上的噪声几乎不起作用。0.1μF、10μF 的电容并联使用，共振频率在 20MHz 以上，去除高频噪声的效果要好一些，较好的兼顾了去藕和旁路。经验上，每 10 片左右 IC 要加一片 1 个耦合电容，可选 1μF 左右。最好不用铝电解电容，电解电容是两层薄膜卷起来的，这种卷起来的结构在高频时表现为电感。要使用钽电容或聚碳酸酯电容。去耦电容的选用，可按 C="1"/F， 10MHz 取 0.1μF，100MHz 取 0.01μF。

4、泛泛地讲，5V TTL 器件和 5V CMOS 器件统称为 5V 器件，可以讲该器件电源接上 5V，其引脚输出或输入电平就是 5V TTL 或者 5V CMOS。但 TTL 和 CMOS 器件由于材料的不同，导致其驱动能力、功耗、上升时间、开关速度等参数迥异，分别适用不同的场合。 

[问]：

1、我是刚学习单片机系统设计的，感觉有很多地方都是按经验值来选择电阻电容的。比如，去藕电容一般是 0.1μF，上下拉电阻一般是 4.7K--10K，晶振起振电路电容好像一般为 22pF；还有，电阻的封装选择说是要按功率来说，可是怎么计算具体需要多大功率的电阻呢?我看很多设计中好像就是经验，大多使用 0805 或者 0603，电容好像也差不多，耐压电压稍微选大点应该就没问题？

2、USB 插座电路，有一个电容：0.01μF/2KV，有这么高的耐压电压电容吗？为什么在这里需要使用这么高的耐压电容？

3、何谓扇入、扇出、扇入系数及扇出系数？

[答]：

1、关于电容的选择，与频率关系较为密切。以晶振的匹配电容为例，主要用来匹配晶体和振荡电路使电路易于启振并处于合理的激励态下，对频率也有一定的“微调”作用，若频率为 11.0592MHz，则该电容取30pF；当频率为 22.0184MHz，则取 22pF。另外，上拉电阻一般取值是4.7--10K，而下拉电阻一般取值是 10K--100K。

至于电阻的额定功率的选择，一般取 0.25W 或 0.125W，此时封装多为 0805 或者 0603；但若用于电流检测或限流作用时，需取 0.5W--3W，封装尺寸肯定大了，3216，3528 都有可能。

2、0.01μF/2KV，多数为陶瓷电容或聚丙烯电容，应是安规电容，用于电源滤波器，起EMC及滤波作用。所谓的安规电容，是指用于这样的场合：即电容器失效后，不会导致电击，不危及人身安全。

1、我们公司的产品是集成电路，请描述一下你对集成电路的认识，列举一些与集成电路相关的内容（如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPG

等的概念）。（仕兰微面试题目）

2、FPGA和ASIC的概念，他们的区别。（未知）

FPGA是可编程ASIC。

ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。根据一个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。与门阵列等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点

模拟电路

3、基尔霍夫定律的内容是什么？（仕兰微电子）

基尔霍夫定律（Kirchhoff Law）

基尔霍夫电流定律 （KCL）： 对任一集总参数电路中的任一节点，在任一瞬间，流出该节点的所有电流的代数和恒为零。

基尔霍夫电压定律（KVL）： 对任一集总参数电路中的任一回路，在任一瞬间，沿此回路的各段电压的代数和恒为零。

4、平板电容公式 C=εS/4πkd 

5、三极管曲线特性。（未知）

6、描述反馈电路的概念，列举他们的应用。（仕兰微电子）

反馈是将放大器输出信号(电压或电流)的一部分或全部,回授到放大器输入端与输入信号进行比较(相加或相减),并用比较所得的有效输入信号去控制输出,这就是放大器的反馈过程.凡是回授到放大器输入端的反馈信号起加强输入原输入信号的,使输入信号增加的称正反馈.反之则反.按其电路结构又分为:电流反馈电路和电压反馈电路.正反馈电路多应用在电子振荡电路上,而负反馈电路则多应用在各种高低频放大电路上.因应用较广,所以我们在这里就负反馈电路加以论述.负反馈对放大器性能有四种影响: 1.负反馈能提高放大器增益的稳定性. （温度稳定性）2.负反馈能使放大器的通频带展宽. 3.负反馈能减少放大器的失真. 4.负反馈能提高放大器的信噪比. 5.负反馈对放大器的输出输入电阻有影响。

7、负反馈种类

电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈

8、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子）

补偿后的波特图。（凹凸）

频率补偿是采用一定的手段改变集成运放的频率响应，产生相位和频率差的消除。

使反馈系统稳定的主要方法就是频率补偿.

常用的办法是在基本电路或反馈网络中添加一些元件来改变反馈放大电路的开环频率特性(主要是把高频时最小极点频率与其相近的极点频率的间距拉大),破坏自激振荡条件,经保证闭环稳定工作,并满足要求的稳定裕度,实际工作中常采用的方法是在基本放大器中接入由电容或RC元件组成的补偿电路,来消去自激振荡.

9、怎样的频率响应算是稳定的，如何改变频响曲线。（未知）

右半平面无极点，虚轴无二阶以上极点。

10、基本放大电路种类，优缺点，特别是广泛采用差分结构的原因。（未知）

①共射放大电路

•具有较高的放大倍数；

•输入和输出信号相位相反；

•输入电阻不高；

•输出电阻取决于Rc的数值。若要减小输出电阻，需要减小Rc的阻值，这将影响电路的放大倍数。

② 共集电极电路

•电压放大倍数小于1；

•输入和输出信号同相；

•输入电阻较高，信号源内阻不很低时仍可获取较大输入信号；

•输出电阻较小，所以带负载能力较强。因此，它多用于输入级或输出级。

对由于衬底耦合产生的输入共模噪声有着抑制作用

11、给出一差分电路，告诉其输出电压Y+和Y-,求共模分量和差模分量。（未知）

11、画差放的两个输入管。（凹凸）

12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的

运放电路。（仕兰微电子）

13、用运算放大器组成一个10倍的放大器。（未知）

14、给出一个简单电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点的  rise/fall时间。(Infineon笔试试题)

15、电阻R和电容C串联，输入电压为R和C之间的电压，输出电压分别为C上电压和R上电压，要求绘制这两种电路输入电压的频谱，判断这两种电路

8、给出一个差分运放，如何相位补偿，并画补为高通滤波器，何为低通滤波器。当RC<16、有源滤波器和无源滤波器的原理及区别?（新太硬件）

17、有一时域信号S=V0sin(2pif0t)+V1cos(2pif1t)+V2sin(2pif3t+90),当其通过低通、带通、高通滤波器后的信号表示方式。（未知）

18、选择电阻时要考虑什么？（东信笔试题）

19、在CMOS电路中，要有一个单管作为开关管精确传递模拟低电平，这个单管你会用P管还是N管，为什么？（仕兰微电子）

20、给出多个mos管组成的电路求5个点的电压。(Infineon笔试试题)

21、电压源、电流源是集成电路中经常用到的模块，请画出你知道的线路结构，简单描述其优缺点。（仕兰微电子）

22、画电流偏置的产生电路，并解释。（凹凸）

23、史密斯特电路,求回差电压。（华为面试题）

24、晶体振荡器,好像是给出振荡频率让你求周期(应该是单片机的,12分之一周期....) （华为面试题）

25、LC正弦波振荡器有哪几种三点式振荡电路，分别画出其原理图。（仕兰微电子）

26、VCO是什么,什么参数(压控振荡器?) （华为面试题）

27、锁相环有哪几部分组成？（仕兰微电子）

28、锁相环电路组成，振荡器（比如用D触发器如何搭）。（未知）

29、求锁相环的输出频率，给了一个锁相环的结构图。（未知）

30、如果公司做高频电子的，可能还要RF知识，调频，鉴频鉴相之类，不一一列举。（未

知）

31、一电源和一段传输线相连（长度为L,传输时间为T），画出终端处波形，考虑传输线

无损耗。给出电源电压波形图，要求绘制终端波形图。（未知）

32、微波电路的匹配电阻。（未知）

33、DAC和ADC的实现各有哪些方法？（仕兰微电子）

34、A/D电路组成、工作原理。（未知）

35、实际工作所需要的一些技术知识(面试容易问到)。如电路的低功耗，稳定，高速如何

做到，调运放，布版图注意的地方等等,一般会针对简历上你所写做过的东西具体问，肯定会问得很细（所以别把什么都写上，精通之类的词也别用太多了），这个东西各个人就不一样了，不好说什么了。（未知）

数字电路

1、同步电路和异步电路的区别是什么？（仕兰微电子）

2、什么是同步逻辑和异步逻辑？（汉王笔试）

同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。

3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试）

线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现，由于不用oc门可能使灌电流过大，而烧坏逻辑门。 同时在输出端口应加一个上拉电阻。

4、什么是Setup 和Holdup时间？（汉王笔试）

5、setup和holdup时间,区别.（南山之桥）

6、解释setup time和hold time的定义和在时钟信号延迟时的变化。（未知）

7、解释setup和hold time violation，画图说明，并说明解决办法。（威盛VIA2003.11.06 上海笔试试题）

       Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果hold time不够，数据同样不能被打入触发器。建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现metastability的情况。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。

8、说说对数字逻辑中的竞争和冒险的理解，并举例说明竞争和冒险怎样消除。（仕兰微电子）

9、什么是竞争与冒险现象？怎样判断？如何消除？（汉王笔试）

      在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。

10、你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？（汉王笔试）

      常用逻辑电平：12V，5V，3.3V；TTL和CMOS不可以直接互连，由于TTL是在0.3-3.6V之间，而CMOS则是有在12V的有在5V的。CMOS输出接到TTL是可以直接互连。TTL接CMOS需要在输出端口加一上拉电阻接到5V或者12V。

11、如何解决亚稳态。（飞利浦－大唐笔试）

      亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无

用的输出电平可以沿信号通道上的各个触发器级联式传播下去。

12、IC设计中同步复位与 异步复位的区别。（南山之桥）

13、MOORE 与 MEELEY状态机的特征。（南山之桥）

14、多时域设计中,如何处理信号跨时域。（南山之桥）

15、给了reg的setup,hold时间，求中间组合逻辑的delay范围。（飞利浦－大唐笔试）

Delay < period - setup – hold

16、时钟周期为T,触发器D1的建立时间最大为T1max，最小为T1min。组合逻辑电路最大延迟为T2max,最小为T2min。问，触发器D2的建立时间T3和保持时间应满足什么条件。（华为）

17、给出某个一般时序电路的图，有Tsetup,Tdelay,Tck->q,还有 clock的delay,写出决定最大时钟的因素，同时给出表达式。（威盛VIA 2003.11.06 上海笔试试题）

18、说说静态、动态时序模拟的优缺点。（威盛VIA 2003.11.06 上海笔试试题）

19、一个四级的Mux,其中第二级信号为关键信号 如何改善timing。（威盛VIA 2003.11.06 上海笔试试题）

20、给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问给出输入，使得输出依赖于关键路径。（未知）

21、逻辑方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种（区别，优

点），全加器等等。（未知）

22、卡诺图写出逻辑表达使。（威盛VIA 2003.11.06 上海笔试试题）

23、化简F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。（威盛）

24、please show the CMOS inverter schmatic,layout and its cross sectionwith P-well process.Plot its transfer curve (Vout-Vin) And also explain the operation region of PMOS and NMOS for each segment of the transfer curve? （威盛笔试题circuit design-beijing-03.11.09）

25、To design a CMOS invertor with balance rise and fall time,please define the ration of channel width of PMOS and NMOS and explain?

26、为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大？（仕兰微电子）

un×Cox×W/L

27、用mos管搭出一个二输入与非门。（扬智电子笔试）

28、please draw the transistor level schematic of a cmos 2 input AND gate and explain which input has faster response for output rising edge.(less delay 

time)。（威盛笔试题circuit design-beijing-03.11.09）

29、画出NOT,NAND,NOR的符号，真值表，还有transistor level的电路。（Infineon笔

试） 

30、画出CMOS的图，画出tow-to-one mux gate。（威盛VIA 2003.11.06 上海笔试试题）

31、用一个二选一mux和一个inv实现异或。（飞利浦－大唐笔试）

32、画出Y=A*B+C的cmos电路图。（科广试题）

33、用逻辑们和cmos电路实现ab+cd。（飞利浦－大唐笔试）

34、画出CMOS电路的晶体管级电路图，实现Y=A*B+C(D+E)。（仕兰微电子）

35、利用4选1实现F(x,y,z)=xz+yz'。（未知）

36、给一个表达式f=xxxx+xxxx+xxxxx+xxxx用最少数量的与非门实现（实际上就是化

简）。

37、给出一个简单的由多个NOT,NAND,NOR组成的原理图，根据输入波形画出各点波形。

（Infineon笔试）

38、为了实现逻辑（A XOR B）OR （C AND D），请选用以下逻辑中的一种，并说明为什

么？1）INV   2）AND   3）OR   4）NAND   5）NOR   6）XOR  答案：NAND（未知）

39、用与非门等设计全加法器。（华为）

40、给出两个门电路让你分析异同。（华为）

41、用简单电路实现，当A为输入时，输出B波形为…（仕兰微电子）

42、A,B,C,D,E进行投票，多数服从少数，输出是F（也就是如果A,B,C,D,E中1的个数比0多，那么F输出为1，否则F为0），用与非门实现，输入数目没有。（未知）

43、用波形表示D触发器的功能。（扬智电子笔试）

44、用传输门和倒向器搭一个边沿触发器。（扬智电子笔试）

45、用逻辑们画出D触发器。（威盛VIA 2003.11.06 上海笔试试题）

46、画出DFF的结构图,用verilog实现之。（威盛）

47、画出一种CMOS的D锁存器的电路图和版图。（未知）

48、D触发器和D锁存器的区别。（新太硬件面试）

49、简述latch和filp-flop的异同。（未知）

50、LATCH和DFF的概念和区别。（未知）

51、latch与register的区别,为什么现在多用register.行为级描述中latch如何产生的。（南山之桥）

52、用D触发器做个二分颦的电路.又问什么是状态图。（华为）

53、请画出用D触发器实现2倍分频的逻辑电路？（汉王笔试）

54、怎样用D触发器、与或非门组成二分频电路？（东信笔试）

55、How many flip-flop circuits are needed to divide by 16?  (Intel) 16分频？

56、用filp-flop和logic-gate设计一个1位加法器，输入carryin和current-stage，输出carryout和next-stage. （未知）

57、用D触发器做个4进制的计数。（华为）

58、实现N位Johnson Counter,N=5。（南山之桥）

59、用你熟悉的设计方式设计一个可预置初值的7进制循环计数器，15进制的呢？（仕兰微电子）

60、数字电路设计当然必问Verilog/VHDL，如设计计数器。（未知）

61、BLOCKING NONBLOCKING 赋值的区别。（南山之桥）

65、请用HDL描述四位的全加法器、5分频电路。（仕兰微电子）

66、用VERILOG或VHDL写一段代码，实现10进制计数器。（未知）

67、用VERILOG或VHDL写一段代码，实现消除一个glitch。（未知）

68、一个状态机的题目用verilog实现（不过这个状态机画的实在比较差，很容易误解

的）。（威盛VIA 2003.11.06 上海笔试试题）

69、描述一个交通信号灯的设计。（仕兰微电子）

70、画状态机，接受1，2，5分钱的卖报机，每份报纸5分钱。（扬智电子笔试）

71、设计一个自动售货机系统，卖soda水的，只能投进三种硬币，要正确的找回钱

数。       （1）画出fsm（有限状态机）；（2）用verilog编程，语法要符合fpga设计的要求。（未知）

72、设计一个自动饮料售卖机，饮料10分钱，硬币有5分和10分两种，并考虑找零：（1）

画出fsm（有限状态机）；（2）用verilog编程，语法要符合fpga设计的要求；（3）设计

工程中可使用的工具及设计大致过程。（未知）

73、画出可以检测10010串的状态图,并verilog实现之。（威盛）

74、用FSM实现101101的序列检测模块。（南山之桥）

a为输入端，b为输出端，如果a连续输入为1101则b输出为1，否则为0。

例如a： 0001100110110100100110

       b： 0000000000100100000000

    请画出state machine；请用RTL描述其state machine。（未知）

78、sram，falsh memory，及dram的区别？（新太硬件面试）

79、给出单管DRAM的原理图

(西电版《数字电子技术基础》作者杨颂华、冯毛官205页图9－14b)，问你有什么办法提高refresh time，总共有5个问题，记不起来了。（降低温度，增大电容存储容量）（Infineon笔试）

81、名词:sram,ssram,sdram

名词IRQ,BIOS,USB,VHDL,SDR

IRQ:   Interrupt ReQuest

BIOS:  Basic Input Output System

USB:  Universal Serial Bus

VHDL: VHIC Hardware Description Language

SDR:  Single Data Rate

压控振荡器的英文缩写(VCO)。

动态随机存储器的英文缩写(DRAM)。

名词解释，无聊的外文缩写罢了，比如PCI、ECC、DDR、interrupt、pipeline、

IRQ,BIOS,USB,VHDL,VLSI VCO(压控振荡器) RAM (动态随机存储器)，FIR IIR DFT(离散

傅立叶变换)或者是中文的，比如：a.量化误差  b.直方图  c.白平衡 

3、什么叫做OTP片(OTP（一次性可编程）)、掩膜片，两者的区别何在？（仕兰微面试题目）

OTP与掩膜 OTP是一次性写入的单片机。过去认为一个单片机产品的成熟是以投产掩膜型单片机为标志的。由于掩膜需要一定的生产周期，而OTP型单片机价格不断下降，使得近年来直接使用OTP完成最终产品制造更为流行。它较之掩膜具有生产周期短、风险小的特点。近年来，OTP型单片机需量大幅度上扬，为适应这种需求许多单片机都采用了在片编程技术(In System Programming)。未编程的OTP芯片可采用裸片Bonding技术或表面贴技术，先焊在印刷板上，然后通过单片机上引出的编程线、串行数据、时钟线等对单片机编程。解决了批量写OTP 芯片时容易出现的芯片与写入器接触不好的问题。使OTP的裸片得以广泛使用，降低了产品的成本。编程线与I/O线共用，不增加单片机的额外引脚。而一些生产厂商推出的单片机不再有掩膜型，全部为有ISP功能的OTP。

4、你知道的集成电路设计的表达方式有哪几种？（仕兰微面试题目）

5、描述你对集成电路设计流程的认识。（仕兰微面试题目）

一般来说asic和fpga/cpld没有关系！fpga是我们在小批量或者实验中采用的，生活中的电子器件上很少见到的。而asic是通过掩膜得到的，它是不可被修改的。至于流程，应该是前端、综合、仿真、后端、检查、加工、测试、封装。 

6、简述FPGA等可编程逻辑器件设计流程。（仕兰微面试题目）

通常可将FPGA/CPLD设计流程归纳为以下7个步骤，这与ASIC设计有相似之处。 

1.设计输入。在传统设计中，设计人员是应用传统的原理图输入方法来开始设计的。自90年代初， Verilog、VHDL、AHDL等硬件描述语言的输入方法在大规模设计中得到了广泛应用。

2.前仿真（功能仿真）。设计的电路必须在布局布线前验证电路功能是否有效。（ASCI设计中，这一步骤称为第一次Sign-off）PLD设计中，有时跳过这一步。 

3.设计编译。设计输入之后就有一个从高层次系统行为设计向门级逻辑电路设转化翻译过程，即把设计输入的某种或某几种数据格式(网表)转化为软件可识别的某种数据格式(网表)。 

4.优化。对于上述综合生成的网表，根据布尔方程功能等效的原则，用更小更快的综合结果代替一些复杂的单元，并与指定的库映射生成新的网表，这是减小电路规模的一条必由之路。 

5.布局布线。在PLD设计中，3-5步可以用PLD厂家提供的开发软件（如 Maxplus2）自动一次完成。 

6.后仿真（时序仿真）需要利用在布局布线中获得的精确参数再次验证电路的时序。（ASCI设计中，这一步骤称为第二次Sign—off）。 

7.生产。布线和后仿真完成之后，就可以开始ASCI或PLD芯片的投产 

7、IC设计前端到后端的流程和eda工具。（未知）

逻辑设计--子功能分解--详细时序框图--分块逻辑仿真--电路设计(RTL级描述)--功能仿真--综合(加时序约束和设计库)--电路网表--网表仿真)-预布局布线(SDF文件)--网表仿真(带延时文件)--静态时序分析--布局布线--参数提取--SDF文件--后仿真--静态时序分析--测试向量生成--工艺设计与生产--芯片测试--芯片应用，在验证过程中出现的时序收敛，功耗，面积问题，应返回前端的代码输入进行重新修改，再仿真，再综合，再验证，一般都要反复好几次才能最后送去foundry厂流片。 

9、Asic的design flow（设计流程）。（威盛VIA 2003.11.06 上海笔试试题）()

11、集成电路前段设计流程，写出相关的工具。（扬智电子笔试）

先介绍下IC开发流程：

1.）代码输入（design input)

用vhdl或者是verilog语言来完成器件的功能描述，生成hdl代码

语言输入工具：SUMMIT   VISUALHDL

            MENTOR   RENIOR

图形输入:    composer(cadence); 

            viewlogic (viewdraw)

2.）电路仿真（circuit simulation)

将vhd代码进行先前逻辑仿真，验证功能描述是否正确

数字电路仿真工具：

    Verolog：  CADENCE     Verolig-XL

               SYNOPSYS    VCS

               MENTOR      Modle-sim

     VHDL :    CADENCE     NC-vhdl

               SYNOPSYS    VSS

               MENTOR      Modle-sim

模拟电路仿真工具：

               ***ANTI HSpice pspice，spectre micro microwave:    eesoft : hp

3.）逻辑综合（synthesis tools)

       逻辑综合工具可以将设计思想vhd代码转化成对应一定工艺手段的门级电路；将初级仿真中所没有考虑的门沿（gates delay）反标到生成的门级网表中,返回电路仿真阶段进行再仿真。最终仿真结果生成的网表称为物理网表。

12、请简述一下设计后端的整个流程？（仕兰微面试题目）

13、是否接触过自动布局布线？请说出一两种工具软件。自动布局布线需要哪些基本元

素？（仕兰微面试题目）

Protel  Protel99是基于Win95/Win NT/Win98/Win2000的纯32位电路设计制版系统。Protel99提供了一个集成的设计环境，包括了原理图设计和PCB布线工具，集成的设计文档管理，支持通过网络进行工作组协同设计功能。

14、描述你对集成电路工艺的认识。（仕兰微面试题目）

集成电路是采用半导作工艺，在一块较小的单晶硅片上制作上许多晶体管及电阻器、电容器等元器件，并按照多层布线或遂道布线的方法将元器件组合成完整的电子电路。它在电路中用字母“IC”（也有用文字符号“N”等）表示。

（一）按功能结构分类集成电路按其功能、结构的不同，可以分为模拟集成电路和数字集成电路两大类。

模拟集成电路用来产生、放大和处理各种模拟信号（指幅度随时间边疆变化的信号。例如半导体收音机的音频信号、录放机的磁带信号等），而数字集成电路用来产生、放大和处理各种数字信号（指在时间上和幅度上离散取值的信号。例如VCD、DVD重放的音频信号和视频信号）。 

（二）按制作工艺分类 

集成电路按制作工艺可分为半导体集成电路和薄膜集成电路。膜集成电路又分类厚膜集成电路和薄膜集成电路。 

（三）按集成度高低分类 

集成电路按集成度高低的不同可分为小规模集成电路、中规模集成电路、大规模集成电路和超大规模集成电路。（四）按导电类型不同分类 

集成电路按导电类型可分为双极型集成电路和单极型集成电路。 

双极型集成电路的制作工艺复杂，功耗较大，代表集成电路有TTL、ECL、HTL、LST-TL、STTL等类型。单极型集成电路的制作工艺简单，功耗也较低，易于制成大规模集成电路，代表集成电路有CMOS、NMOS、PMOS等类型。 

（五）按用途分类 

集成电路按用途可分为电视机用集成电路。音响用集成电路、影碟机用集成电路、录像机用集成电路、电脑（微机）用集成电路、电子琴用集成电路、通信用集成电路、照相机用集成电路、遥控集成电路、语言集成电路、报警器用集成电路及各种专用集成电路。 

电视机用集成电路包括行、场扫描集成电路、中放集成电路、伴音集成电路、彩色解码集成电路、AV/TV转换集成电路、开关电源集成电路、遥控集成电路、丽音解码集成电路、画中画处理集成电路、微处理器（CPU）集成电路、存储器集成电路等。

音响用集成电路包括AM/FM高中频电路、立体声解码电路、音频前置放大电路、音频运算放大集成电路、音频功率放大集成电路、环绕声处理集成电路、电平驱动集成电路、电子音量控制集成电路、延时混响集成电路、电子开关集成电路等。 

影碟机用集成电路有系统控制集成电路、视频编码集成电路、MPEG解码集成电路、音频信号处理集成电路、音响效果集成电路、RF信号处理集成电路、数字信号处理集成电路、伺服集成电路、电动机驱动集成电路等。 

录像机用集成电路有系统控制集成电路、伺服集成电路、驱动集成电路、音频处理集成电路、视频处理集成电路。

15、列举几种集成电路典型工艺。工艺上常提到0.25,0.18指的是什么？（仕兰微面试题

目）

制造工艺：我们经常说的0.18微米、0.13微米制程，就是指制造工艺了。制造工艺直接关系到cpu的电气性能。而0.18微米、0.13微米这个尺度就是指的是cpu核心中线路的宽度。线宽越小，cpu的功耗和发热量就越低，并可以工作在更高的频率上了。所以以前0.18微米的cpu最高的频率比较低，用0.13微米制造工艺的cpu会比0.18微米的制造工艺的发热量低都是这个道理了。

16、请描述一下国内的工艺现状。（仕兰微面试题目）

17、半导体工艺中，掺杂有哪几种方式？（仕兰微面试题目）

根据掺入的杂质不同，杂质半导体可以分为N型和P型两大类。 N型半导体中掺入的杂质为磷等五价元素，磷原子在取代原晶体结构中的原子并构成共价键时，多余的第五个价电子很容易摆脱磷原子核的束缚而成为自由电子，于是半导体中的自由电子数目大量增加，自由电子成为多数载流子，空穴则成为少数载流子。P型半导体中掺入的杂质为硼或其他三价元素，硼原子在取代原晶体结构中的原子并构成共价键时，将因缺少一个价电子而形成一个空穴，于是半导体中的空穴数目大量增加，空穴成为多数载流子，而自由电子则成为少数载流子。

18、描述CMOS电路中闩锁效应产生的过程及最后的结果？（仕兰微面试题目）

Latch-up 闩锁效应，又称寄生PNPN效应或可控硅整流器( SCR, Silicon Controlled Rectifier )效应。在整体硅的CMOS管下，不同极性搀杂的区域间都会构成P-N结，而两个靠近的反方向的P-N结就构成了一个双极型的晶体三极管。因此CMOS管的下面会构成多个三极管，这些三极管自身就可能构成一个电路。这就是MOS管的寄生三极管效应。如果电路偶尔中出现了能够使三极管开通的条件，这个寄生的电路就会极大的影响正常电路的运作，会使原本的MOS电路承受比正常工作大得多的电流，可能使电路迅速的烧毁。Latch-up状态下器件在电源与地之间形成短路，造成大电流、EOS（电过载）和器件损坏。

19、解释latch-up现象和Antenna effect和其预防措施.（科广试题）

20、什么叫Latchup?  闩锁效应，又称寄生PNPN效应或可控硅整流器( SCR, Silicon Controlled Rectifier )效应。 

21、什么叫短窄沟效应? （科广试题）  

当JFET或MESFET沟道较短，<1um的情况下，这样的器件沟道内电场很高，载流子民饱合速度通过沟道，因而器件的工作速度得以提高，载流子漂移速度，通常用分段来描述，认为电场小于某一临界电场时，漂移速度与近似与电场强成正比，迁移率是常数，当电场高于临界时，速度饱和是常数。所以在短沟道中，速度是饱和的，漏极电流方程也发生了变化，这种由有况下饱和电流不是由于沟道夹断引起的而是由于速度饱和。

窄沟道效应是由于沟道宽度方向边缘上表面耗尽区的侧向扩散，栅电极上的正电荷发出的电场线除大部分终止于耗尽区外还终止于侧向扩散区，是阈值电压上升。

22、什么是NMOS、PMOS、CMOS？什么是增强型、耗尽型？什么是PNP、NPN？他们有什么差别？（仕兰微面试题目）

23、硅栅COMS工艺中N阱中做的是P管还是N管，N阱的阱电位的连接有什么要求？（仕兰微面试题目） 

24、画出CMOS晶体管的CROSS-OVER图（应该是纵剖面图），给出所有可能的传输特性和转移特性。（Infineon笔试试题）

25、以interver为例,写出N阱CMOS的process流程,并画出剖面图。（科广试题）

26、Please explain how we describe the resistance in semiconductor. Compare 

the resistance of a metal,poly and diffusion in tranditional CMOS process.（威盛笔试题circuit design-beijing-03.11.09）

27、说明mos一半工作在什么区。（凹凸的题目和面试）

28、画p-bulk 的nmos截面图。（凹凸的题目和面试）

29、写schematic note（？）， 越多越好。（凹凸的题目和面试）

30、寄生效应在ic设计中怎样加以克服和利用。（未知）

31、太底层的MOS管物理特性感觉一般不大会作为笔试面试题，因为全是微电子物理，公式推导太罗索，除非面试出题的是个老学究。IC设计的话需要熟悉的软件: Cadence, 

Synopsys, Avant，UNIX当然也要大概会操作。

32、unix 命令cp -r, rm,uname。（扬智电子笔试）

___________________________________________________________________________

      单片机、MCU、计算机原理

1、简单描述一个单片机系统的主要组成模块，并说明各模块之间的数据流流向和控制流

流向。简述单片机应用系统的设计原则。（仕兰微面试题目）

2、画出8031与2716（2K*8ROM）的连线图，要求采用三-八译码器，8031的P2.5,P2.4和

P2.3参加译码，基本地址范围为3000H-3FFFH。该2716有没有重叠地址？根据是什么？若

有，则写出每片2716的重叠地址范围。（仕兰微面试题目）

3、用8051设计一个带一个8*16键盘加驱动八个数码管（共阳）的原理图。（仕兰微面试题目）

4、PCI总线的含义是什么？PCI总线的主要特点是什么？ （仕兰微面试题目）

5、中断的概念？简述中断的过程。（仕兰微面试题目）

6、如单片机中断几个/类型，编中断程序注意什么问题；（未知）

7、要用一个开环脉冲调速系统来控制直流电动机的转速，程序由8051完成。简单原理如下：由P3.4输出脉冲的占空比来控制转速，占空比越大，转速越快；而占空比由K7-K0八个开关来设置，直接与P1口相连（开关拨到下方时为"0"，拨到上方时为"1"，组成一个八位二进制数N），要求占空比为N/256。  （仕兰微面试题目）

   下面程序用计数法来实现这一功能，请将空余部分添完整。  

   MOV P1，#0FFH  

   LOOP1 ：MOV R4，#0FFH  

   --------  

   MOV R3，#00H  

   LOOP2 ：MOV A，P1  

   --------  

   SUBB A，R3  

   JNZ SKP1  

   --------  

   SKP1：MOV C，70H  

   MOV P3.4，C  

   ACALL DELAY ：此延时子程序略  

   --------  

   --------  

   AJMP LOOP1  

8、单片机上电后没有运转，首先要检查什么？（东信笔试题）

9、What is PC Chipset? （扬智电子笔试）

      芯片组（Chipset）是主板的核心组成部分，按照在主板上的排列位置的不同，通常分为北桥芯片和南桥芯片。北桥芯片提供对CPU的类型和主频、内存的类型和最大容量、

ISA/PCI/AGP插槽、ECC纠错等支持。南桥芯片则提供对KBC（键盘控制器）、RTC（实时时钟控制器）、USB（通用串行总线）、Ultra DMA/33(66)EIDE数据传输方式和ACPI（高级能源管理）等的支持。其中北桥芯片起着主导性的作用，也称为主桥（Host Bridge）。

      除了最通用的南北桥结构外，目前芯片组正向更高级的加速集线架构发展，Intel的8xx系列芯片组就是这类芯片组的代表，它将一些子系统如IDE接口、音效、MODEM和USB直

接接入主芯片，能够提供比PCI总线宽一倍的带宽，达到了266MB/s。

10、如果简历上还说做过cpu之类，就会问到诸如cpu如何工作，流水线之类的问题。

（未知）

11、计算机的基本组成部分及其各自的作用。（东信笔试题）

12、请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图（数据接口、控制接口、所存器/缓冲器）。 （汉王笔试）

13、cache的主要部分什么的。（威盛VIA 2003.11.06 上海笔试试题）

14、同步异步传输的差异（未知）

15、串行通信与同步通信异同,特点,比较。（华为面试题）

16、RS232c高电平脉冲对应的TTL逻辑是?(负逻辑?) （华为面试题）

___________________________________________________________________________

              信号与系统

1、的话音频率一般为300~3400HZ，若对其采样且使信号不失真，其最小的采样频率应为多大？若采用8KHZ的采样频率，并采用8bit的PCM编码，则存储一秒钟的信号数据量有多

大？（仕兰微面试题目）

2、什么耐奎斯特定律,怎么由模拟信号转为数字信号。（华为面试题）

3、如果模拟信号的带宽为 5khz,要用8K的采样率，怎么办？ (lucent) 两路？

4、信号与系统:在时域与频域关系。（华为面试题）

5、给出时域信号，求其直流分量。（未知）

6、给出一时域信号，要求（1）写出频率分量，（2）写出其傅立叶变换级数；（3）当波形经过低通滤波器滤掉高次谐波而只保留一次谐波时，画出滤波后的输出波形。（未知）

7、sketch 连续正弦信号和连续矩形波(都有图)的傅立叶变换 。（Infineon笔试试题）

8、拉氏变换和傅立叶变换的表达式及联系。（新太硬件面题）_________________________________________________________________________

         DSP、嵌入式、软件等

1、请用方框图描述一个你熟悉的实用数字信号处理系统，并做简要的分析；如果没有，也可以自己设计一个简单的数字信号处理系统，并描述其功能及用途。（仕兰微面试题

目）

2、数字滤波器的分类和结构特点。（仕兰微面试题目）

3、IIR，FIR滤波器的异同。（新太硬件面题）

4、拉氏变换与Z变换公式等类似东西，随便翻翻书把如.h(n)=-a*h(n-1)+b*δ(n)  a.求h(n)的z变换；b.问该系统是否为稳定系统；c.写出FIR数字滤波器的差分方程；（未知）

5、DSP和通用处理器在结构上有什么不同，请简要画出你熟悉的一种DSP结构图。（信威

dsp软件面试题）

6、说说定点DSP和浮点DSP的定义（或者说出他们的区别）（信威dsp软件面试题）

7、说说你对循环寻址和位反序寻址的理解.（信威dsp软件面试题）

8、请写出【－8，7】的二进制补码，和二进制偏置码。用Q15表示出0.5和－0.5.（信威

dsp软件面试题）

9、DSP的结构（哈佛结构）；（未知）

10、嵌入式处理器类型(如ARM)，操作系统种类（Vxworks,ucos,winCE,linux），操作系

统方面偏CS方向了，在CS篇里面讲了；（未知）

11、有一个LDO芯片将用于对手机供电，需要你对他进行评估，你将如何设计你的测试项目？

12、某程序在一个嵌入式系统（200M CPU，50M SDRAM）中已经最优化了，换到零一个系统（300M CPU，50M SDRAM）中是否还需要优化？ （Intel） 

13、请简要描述HUFFMAN编码的基本原理及其基本的实现方法。（仕兰微面试题目）

14、说出OSI七层网络协议中的四层（任意四层）。（仕兰微面试题目）

15、A）  （仕兰微面试题目）

  ＃i nclude  

  void testf(int*p)  

  {  

  *p+=1;  

  }  

  main()  

  {  

  int *n,m[2];  

  n=m;  

  m[0]=1;  

  m[1]=8;  

  testf(n);  

  printf("Data value is %d ",*n);  

  }  

  ------------------------------  

  B)  

  ＃i nclude  

  void testf(int**p)  

  {  

  *p+=1;  

  }  

  main()  

  {int *n,m[2];  

  n=m;  

  m[0]=1;  

  m[1]=8;  

  testf(&n);  

  printf(Data value is %d",*n);  

  }  

  下面的结果是程序A还是程序B的？  

  Data value is 8  

  那么另一段程序的结果是什么？  

16、那种排序方法最快? （华为面试题）

17、写出两个排序算法,问哪个好？（威盛）

18、编一个简单的求n!的程序 。（Infineon笔试试题）

19、用一种编程语言写n!的算法。（威盛VIA 2003.11.06 上海笔试试题）

20、用C语言写一个递归算法求N！；（华为面试题） 

21、给一个C的函数，关于字符串和数组，找出错误；（华为面试题） 

22、防火墙是怎么实现的？ （华为面试题）

23、你对哪方面编程熟悉？（华为面试题）

24、冒泡排序的原理。（新太硬件面题）

25、操作系统的功能。（新太硬件面题）

26、学过的计算机语言及开发的系统。（新太硬件面题）

27、一个农夫发现围成正方形的围栏比长方形的节省4个木桩但是面积一样.羊的数目和正方形围栏的桩子的个数一样但是小于36，问有多少羊？（威盛）

28、C语言实现统计某个cell在某.v文件调用的次数(这个题目真bt) （威盛VIA 

2003.11.06 上海笔试试题）

29、用C语言写一段控制手机中马达振子的驱动程序。(威胜)

30、用perl或TCL/Tk实现一段字符串识别和比较的程序。（未知）

31、给出一个堆栈的结构，求中断后显示结果，主要是考堆栈压入返回地址存放在低端地址还是高端。（未知）

32、一些DOS命令，如显示文件，拷贝，删除。（未知）

33、设计一个类，使得该类任何形式的派生类无论怎么定义和实现，都无法产生任何对象实例。（IBM）

34、What is pre-emption? (Intel)

35、What is the state of a process if a resource is not available? (Intel)

36、三个 float a,b,c;问值（a+b）+c==(b+a)+c， (a+b)+c==(a+c)+b。(Intel)  

37、把一个链表反向填空。  (lucent)

38、x^4+a*x^3+x^2+c*x+d 最少需要做几次乘法？ (Dephi)

____________________________________________________________________________

                主观题

1、你认为你从事研发工作有哪些特点？（仕兰微面试题目）

2、说出你的最大弱点及改进方法。（威盛VIA 2003.11.06 上海笔试试题）

3、说出你的理想。说出你想达到的目标。 题目是英文出的，要用英文回答。（威盛VIA 

2003.11.06 上海笔试试题）

4、我们将研发人员分为若干研究方向，对协议和算法理解（主要应用在网络通信、图象

语音压缩方面）、电子系统方案的研究、用MCU、DSP编程实现电路功能、用ASIC设计技术设计电路（包括MCU、DSP本身）、电路功能模块设计（包括模拟电路和数字电路）、集成电路后端设计（主要是指综合及自动布局布线技术）、集成电路设计与工艺接口的研究。你希望从事哪方面的研究？（可以选择多个方向。另外，已经从事过相关研发的人员可以详细描述你的研发经历）。（仕兰微面试题目）

5、请谈谈对一个系统设计的总体思路。针对这个思路，你觉得应该具备哪些方面的知

识？（仕兰微面试题目）

6、设想你将设计完成一个电子电路方案。请简述用EDA软件（如PROTEL）进行设计（包括原理图和PCB图）到调试出样机的整个过程。在各环节应注意哪些问题？电源的稳定，电容的选取，以及布局的大小。（汉王笔试）

共同的注意点

1.一般情况下，面试官主要根据你的简历提问，所以一定要对自己负责，把简历上的东西

搞明白；

2.个别招聘针对性特别强，就招目前他们确的方向的人，这种情况下，就要投其所好，尽量介绍其所关心的东西。

3.其实技术面试并不难，但是由于很多东西都忘掉了，才觉得有些难。所以最好在面试前把该看的书看看。

4.虽然说技术面试是实力的较量与体现，但是不可否认，由于不用面试官/公司所专领域及爱好不同，也有面试也有很大的偶然性，需要冷静对待。不能因为被拒，就否认自己或责骂公司。

5.面试时要take it easy，对越是自己钟情的公司越要这样。

硬件工程师基础知识

目的：基于实际经验与实际项目详细理解并掌握成为合格的硬件工程师的最基本知识。

1） ；基本设计规范

2） ；CPU基本知识、架构、性能及选型指导

3） ；MOTOROLA公司的PowerPC系列基本知识、性能详解及选型指导

4） ；网络处理器(INTEL、MOTOROLA、IBM)的基本知识、架构、性能及选型

5） ；常用总线的基本知识、性能详解

6） ；各种存储器的详细性能介绍、设计要点及选型

7） ；Datacom、Telecom领域常用物理层接口芯片基本知识，性能、设计要点及选型

8） ；常用器件选型要点与精华

9） ；FPGA、CPLD、EPLD的详细性能介绍、设计要点及选型指导

10） ；VHDL和Verilog ；HDL介绍

11） ；网络基础

12） ；国内大型通信设备公司硬件研究开发流程；

二．最流行的EDA工具指导

熟练掌握并使用业界最新、最流行的专业设计工具

1） ；Innoveda公司的ViewDraw，PowerPCB，Cam350

2） ；CADENCE公司的OrCad， ；Allegro，Spectra

3） ；Altera公司的MAX+PLUS ；II

4） ；学习熟练使用VIEWDRAW、ORCAD、POWERPCB、SPECCTRA、ALLEGRO、CAM350、MAX+PLUS ；II、ISE、FOUNDATION等工具；

5） ；XILINX公司的FOUNDATION、ISE

一． ；硬件总体设计

掌握硬件总体设计所必须具备的硬件设计经验与设计思路

1） ；产品需求分析

2） ；开发可行性分析

3） ；系统方案调研

4） ；总体架构，CPU选型，总线类型

5） ；数据通信与电信领域主流CPU：M68k系列，PowerPC860，PowerPC8240，8260体系结构，性能及对比；

6） ；总体硬件结构设计及应注意的问题；

7） ；通信接口类型选择

8） ；任务分解

9） ；最小系统设计；

10） ；PCI总线知识与规范；

11） ；如何在总体设计阶段避免出现致命性错误；

12） ；如何合理地进行任务分解以达到事半功倍的效果?

13） ；项目案例：中、低端路由器等

二． ；硬件原理图设计技术 ；

目的：通过具体的项目案例，详细进行原理图设计全部经验，设计要点与精髓揭密。

1） ；电信与数据通信领域主流CPU（M68k，PowerPC860，8240，8260等）的原理设计经验与精华；

2） ；Intel公司PC主板的原理图设计精髓

3） ；网络处理器的原理设计经验与精华；

4） ；总线结构原理设计经验与精华；

5） ；内存系统原理设计经验与精华；

6） ；数据通信与电信领域通用物理层接口的原理设计经验与精华； ；

7） ；电信与数据通信设备常用的WATCHDOG的原理设计经验与精华；

8） ；电信与数据通信设备系统带电插拔原理设计经验与精华；

9） ；晶振与时钟系统原理设计经验与精华；

10） ；PCI总线的原理图设计经验与精华；

11） ；项目案例：中、低端路由器等

三．硬件PCB图设计

目的：通过具体的项目案例，进行PCB设计全部经验揭密，使你迅速成长为优秀的硬件工程师

1） ；高速CPU板PCB设计经验与精华；

2） ；普通PCB的设计要点与精华

3） ；MOTOROLA公司的PowerPC系列的PCB设计精华

4） ；Intel公司PC主板的PCB设计精华

5） ；PC主板、工控机主板、电信设备用主板的PCB设计经验精华；

6） ；国内著名通信公司PCB设计规范与工作流程；

7） ；PCB设计中生产、加工工艺的相关要求；

8） ；高速PCB设计中的传输线问题；

9） ；电信与数据通信领域主流CPU（PowerPC系列）的PCB设计经验与精华；

10） ；电信与数据通信领域通用物理层接口(百兆、千兆以太网，ATM等)的PCB设计经验与精华；

11） ；网络处理器的PCB设计经验与精华；

12） ；PCB步线的拓扑结构极其重要性；

13） ；PCI步线的PCB设计经验与精华；

14） ；SDRAM、DDR ；SDRAM（125/133MHz）的PCB设计经验与精华；

15） ；项目案例：中端路由器PCB设计

四．硬件调试

目的：以具体的项目案例，传授硬件调试、测试经验与要点

1） ；硬件调试等同于黑箱调试，如何快速分析、解决问题？

2） ；大量调试经验的传授；

3） ；如何加速硬件调试过程

4） ；如何迅速解决硬件调试问题

5） ；DATACOM终端设备的CE测试要求

五．软硬件联合调试 ；

1） ；如何判别是软件的错？

2） ；如何与软件进行联合调试？

3） ；大量的联合调试经验的传授；

目的：明确职业发展的方向与定位，真正理解大企业对人才的要求，明确个人在职业技能方面努力的方向。

1） ；职业生涯咨询与指导

2） ；如何成为优秀的硬件开发工程师并获取高薪与高职？

3） ；硬件工程师的困境与出路

4） ；优秀的硬件工程师的标准 

一个准电子工程师的实习经历

昨天公司终止了我的实习合同，离开时和我们总监、部门经理、组长及带我的师傅谈了一下，昨天晚上自己也好好反省了一下，有一些感想，所以想写下来跟论坛的朋友分享一下自己一些经验感受，也希望能对即将要毕业的同学有一点点帮助了。毕竟上大学后就没写过什么东西了，有些地方写的不好，或者说表达不清楚请大家谅解。也欢迎各位大侠前来指点一下。

    我是三月份开始到这家公司实习至今已有三个多月了，总的来讲收获的不少，得到的教训也不少，就是付出的太少，公司给了我一个机会，但我自己没把握住。离开公司我不后悔，只有遗憾，自己没做好。教训主要有：

    一 要坦诚相待。

    我在二月份和另外一家公司签了，签后了解了一下，觉得在那个公司分工太专业了，干什么就干什么，就想找一家公司去实习，在人才市场里找到现在实习的公司，在签实习合同时我给公司讲：我的三方协议书放在别的公司，我觉得我表达的够清楚了，我不知道公司是怎么理解的？反正公司同意我到公司实习。后来公司催我签三方协议书，当时因为SARS学校封校，我跟公司讲我现在不能回校（估计后来产生误会就在这里，没有沟通好，下面我也要谈谈这个问题），就说没法办，前两天学校陆续解封了，公司就托我们组长问我是什么态度，经过几个月的了解，我觉得在这家公司对我个人成长来讲是很有利的，我就说我不知道公司是什么态度，我是愿留下来的，并且我也跟她讲了我已和另一个公司签约了，组长也如实向上汇报了，公司总监就认为我不够坦诚，签时没讲清楚。我想这个原因在我，也许我当时讲的更清楚一点，就不会有今天的误会了。

    二 要学会沟通

    积极主动的去沟通。这点我做的不好。到公司后，由于公司想把系统由622M升级到2.5G，分配我去做宽带音频广播板，让一个师傅带我，因为是在老板子上改进，也就是重新选一个音量可调CODEC芯片，把两路立体声增加为四路，把微控制器由51换成ARM，FIFO由FPGA实现，然后把数字音频信号通过FIFO进行速率变换适配到8M HINGWAY上去。我去的时候公司正好进行规范化管理，要由单板设计方案开始做起，这对一个刚走出大学校门的学生来讲，我还是挺感激公司，给了我一个机会。然后就丛芯片选型开始，做单板设计方案，由于公司总体方案还没有确定啊，FPGA还没有选定用那家，ARM的DEMO板也没调出来，HDLC也没确定是在FPGA中实现还是用HDLC控制芯片，做到一半就走不下去了，这时我就用QuartusII 边写边仿真，中间大概有两个星期工作处于停顿状态。这时我也没向组长反映情况，报告现在碰到的困难。昨天我跟部门经理、组长谈的时候，他就提到了这个问题，就指出说我很少跟他们沟通，不了解我的情况，有困难要反映，不然就不知当时你的想法，象公司是做系统的，特别要求讲求沟通、合作。这点我做的不好。昨天我走的时候，一个搞软件的师兄就指出：我们刚毕业的学生只知道做，但不知道怎样去沟通，让你的上司看到你做了，并且做出效果来了。

    三 要主动积极去做

    部门经理、组长就指出我做事不够积极主动，主要体现在在中间要我跟我师傅一起调一块板子，但我师傅做了主要的，我觉得我插不上手，就没有主动去做。我觉得没做对我来讲是一个损失，少了一个学习的机会，不要因为你没经验就不去做，你不做就永远没经验去体会。

    四 要有点职业精神

    我想我不积极主动的原因可能是公司给我工资太少了才500块，不过我现在想起来既然我同意这个工资，那我就要认真的做下去，因为是你同意的，不管别人给你工资再少，你怎要把自己的事做好，自己问心无愧。

    我觉得我实习最大的收获是：要想先做好事就要先做好人。尽管我觉得我这次实习以提前终止合同而告终，我想对我以后不管是做人还是做事都有很大帮助。

    罗罗嗦嗦讲这么多，我只希望能我一样刚毕业的同学有所帮助。也希望各位大侠提出你们的宝贵意见，毕竟这是站在我的角度上所想到的，当局者迷，欢迎大家多多指教！

IQ测试题

1.有10堆苹果，每一堆10个,其中一堆每个240g,其它每堆都是250g/个,有一把称 ,请你只称一次把那一堆240的苹果找出来 .

2.三个薄壁无罩容器，分别1×1×1，2×2×2，3×3×3个单位: 请只打开一次水龙头，测出13个立方单位的水。不允许浪费水.

3.24个人要求排成6排，每排5人，如何排？

4.李开复的一道面试题:

李开复：问你一个跟计算机有点儿关系的问题。今天如果你有一千个苹果，有十个 箱子，那么现在我要把一千个苹果放进十个箱子里面，放完之后，我希望不管永华同 学(北大一学生)跟我要多少苹果，我都可以整箱整箱给他，这个问题有解吗？ 

解: 第一个到第九个箱子分别放1，2，4，8，16，...256。第十个箱子 放1000－511＝4。 这样如要取的苹果数小于等于511则用前九个箱子的苹果来搞定，如要323＝101000011即256＋ ＋...＋2＋1。如要的数M大于511且小于等于 1000，则取4＋（M－4），M－4小于等于511取法和前述方法一样。  

FPGA 工程师面试试题集锦  

1、同步电路和异步电路的区别是什么？（仕兰微电子）   

2、什么是同步逻辑和异步逻辑？（汉王笔试）   

同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。   

3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试）   

线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用 oc门来实现，由于不用 

oc 门可能使灌电流过大，而烧坏逻辑门。 同时在输出端口应加一个上拉电阻。   

4、什么是 Setup 和 Holdup 时间？（汉王笔试）   

5、setup 和 holdup时间,区别.（南山之桥）   

6、解释 setup time和hold time的定义和在时钟信号延迟时的变化。（未知）   

7、解释 setup 和 hold time violation，画图说明，并说明解决办法。（威盛 VIA  

2003.11.06 上海笔试试题）   

Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发 

器的时钟信号上升沿到来以前，数据稳定不变的 

时间。输入信号应提前时钟上升沿（如上升沿有效）T 时间到达芯片，这个 T 就是建立时间

-Setup time.如不满足 setup time,这个数据就不能被这一时钟打入触发器，只有在下一

个时钟上升沿，数据才能被打入触发器。 保持时间是指触发器的时钟信号上升沿到来以后，

数据稳定不变的时间。如果 hold time 不够，数据同样不能被打入触发器。   

建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信 号

需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果不

满足建立和保持时间的话，那么 DFF 将不能正确地采样到数据，将会出现 metastability

的情况。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时 间，那么超过量

就分别被称为建立时间裕量和保持时间裕量。   

8、说说对数字逻辑中的竞争和冒险的理解，并举例说明竞争和冒险怎样消除。（仕兰微 电

子）   

9、什么是竞争与冒险现象？怎样判断？如何消除？（汉王笔试）   

在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫

竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法：

一是添加布尔式的消去项，二是在芯片外部加电容。   

10、你知道那些常用逻辑电平？TTL与 COMS 电平可以直接互连吗？（汉王笔试）   

常用逻辑电平： 12V， 5V， 3.3V； TTL和 CMOS 不可以直接互连，由于 TTL是在 0.3-3.6V

之间，而 CMOS 则是有在 12V 的有在 5V 的。CMOS 输出接到 TTL是可以直接互连。TTL

接到 CMOS 需要在输出端口加一上拉电阻接到 5V 或者 12V。   

11、如何解决亚稳态。（飞利浦－大唐笔试）   

亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入

亚  稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电

平  上。在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种

无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。   

12、IC 设计中同步复位与 异步复位的区别。（南山之桥）   

13、MOORE 与 MEELEY 状态机的特征。（南山之桥）   

14、多时域设计中,如何处理信号跨时域。（南山之桥）   15、给了 reg 的 setup,hold 时间，求中间组合逻辑的 delay 范围。（飞利浦－大唐笔试）    

Delay < period - setup – hold

16、时钟周期为 T,触发器 D1 的建立时间最大为 T1max，最小为 T1min。组合逻辑电路

最大延迟为 T2max,最小为 T2min。问，触发器 D2 的建立时间 T3 和保持时间应满足什

么条件。（华为）   

17、给出某个一般时序电路的图，有 Tsetup,Tdelay,Tck->q,还有 clock 的 delay,写出决   

定最大时钟的因素，同时给出表达式。（威盛 VIA 2003.11.06 上海笔试试题）   

18、说说静态、动态时序模拟的优缺点。（威盛VIA 2003.11.06 上海笔试试题）   

19、一个四级的 Mux,其中第二级信号为关键信号 如何改善timing。（威盛 VIA    

2003.11.06 上海笔试试题）   

20、给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问给出输入，   

使得输出依赖于关键路径。（未知）   

21、逻辑方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种（区别，优   

点），全加器等等。（未知）   

22、卡诺图写出逻辑表达使。（威盛VIA 2003.11.06 上海笔试试题）   

23、化简 F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。 （威盛）   

24、please show the CMOS inverter schmatic,layout and its cross sectionwith P-     

well process.Plot its transfer curve (Vout-Vin) And also explain the       

operation region of PMOS and NMOS for each segment of the transfer curve? 

（威盛笔试题 circuit design-beijing-03.11.09）   

25、To design a CMOS invertor with balance rise and fall time,please define       

the ration of channel width of PMOS and NMOS and explain?     

26、为什么一个标准的倒相器中 P管的宽长比要比 N 管的宽长比大？（仕兰微电子）   

27、用 mos管搭出一个二输入与非门。（扬智电子笔试）   

28、please draw the transistor level schematic of a cmos 2 input AND gate and       

explain which input has faster response for output rising edge.(less delay       

time)。（威盛笔试题 circuit design-beijing-03.11.09）   

29、画出 NOT,NAND,NOR 的符号，真值表，还有 transistor level 的电路。（Infineon

笔试）    

30、画出 CMOS 的图，画出 tow-to-one mux gate。（威盛 VIA 2003.11.06 上海笔试

试题）   

31、用一个二选一 mux和一个 inv实现异或。（飞利浦－大唐笔试）   

32、画出 Y=A*B+C 的 cmos 电路图。（科广试题）   

33、用逻辑们和 cmos 电路实现 ab+cd。（飞利浦－大唐笔试）   

34、画出 CMOS 电路的晶体管级电路图，实现 Y=A*B+C(D+E)。（仕兰微电子）   

35、利用 4 选 1实现 F(x,y,z)=xz+yz’。（未知）   

36、给一个表达式 f=xxxx+xxxx+xxxxx+xxxx 用最少数量的与非门实现（实际上就是

化简）。   

37、给出一个简单的由多个 NOT,NAND,NOR组成的原理图，根据输入波形画出各点波形。    

（Infineon笔试）   

38、为了实现逻辑（A XOR B）OR （C AND D），请选用以下逻辑中的一种，并说明为

什 么？1）INV   2）AND   3）OR   4）NAND   5）NOR   6）XOR  答案：NAND  

39、用与非门等设计全加法器。（华为）   

40、给出两个门电路让你分析异同。（华为）   41、用简单电路实现，当 A 为输入时，输出 B波形为…（仕兰微电子）   

42、A,B,C,D,E 进行投票，多数服从少数，输出是 F（也就是如果 A,B,C,D,E 中 1的个数

比 0  多，那么 F 输出为 1，否则 F 为 0），用与非门实现，输入数目没有。（未知）   

43、用波形表示 D 触发器的功能。（扬智电子笔试）   

44、用传输门和倒向器搭一个边沿触发器。（扬智电子笔试）   

45、用逻辑们画出 D 触发器。（威盛VIA 2003.11.06 上海笔试试题）   

46、画出 DFF 的结构图,用 verilog 实现之。（威盛）   

47、画出一种 CMOS 的D 锁存器的电路图和版图。（未知）   

48、D 触发器和 D 锁存器的区别。（新太硬件面试）   

49、简述 latch 和 filp-flop 的异同。（未知）   

50、LATCH和 DFF 的概念和区别。（未知）   

51、latch 与 register 的区别,为什么现在多用 register.行为级描述中 latch 如何产生的。    

（南山之桥）   

52、用 D 触发器做个二分颦的电路.又问什么是状态图。（华为）   

53、请画出用 D 触发器实现 2 倍分频的逻辑电路？（汉王笔试）   

54、怎样用 D 触发器、与或非门组成二分频电路？（***笔试）   

55、How many flip-flop circuits are needed to divide by 16?    (Intel) 16分频？   

56、用 filp-flop 和 logic-gate 设计一个 1 位加法器，输入 carryin 和 current-stage，

输出 carryout和 next-stage. （未知）   

57、用 D 触发器做个 4 进制的计数。（华为）   

58、实现 N 位 Johnson Counter,N=5。（南山之桥）   

59、用你熟悉的设计方式设计一个可预置初值的 7 进制循环计数器，15进制的呢？（仕兰   

微电子）   

60、数字电路设计当然必问 Verilog/VHDL，如设计计数器。（未知）   

61、BLOCKING NONBLOCKING 赋值的区别。（南山之桥）   

62、写异步 D 触发器的verilog module。（扬智电子笔试）   

module dff8(clk , reset, d, q);     

input        clk;   

input        reset;   

input  [7:0] d;   

output [7:0] q;     

reg   [7:0] q;   

always @ (posedge clk or posedge reset)     

   if(reset)   

q <= 0;

   else   

q <= d;

endmodule   

63、用 D 触发器实现 2 倍分频的 Verilog 描述？ （汉王笔试）   

module divide2( clk , clk_o, reset);     

   input     clk , reset;   

   output   clk_o;   

   wire in;    

reg out ;          always @ ( posedge clk or posedge reset)     

     if ( reset)   

out <= 0;

         else   

out <= in;

       assign in = ~out;   

       assign clk_o = out;   

     endmodule   

、可编程逻辑器件在现代电子设计中越来越重要，请问：a) 你所知道的可编程逻辑器   

件有哪些？ b) 试用 VHDL或 VERILOG、ABLE描述 8位 D触发器逻辑。（汉王笔试）   

PAL，PLD，CPLD，FPGA。   

module dff8(clk , reset, d, q);     

input        clk;   

input        reset;   

input   d;   

output  q;   

reg q;   

always @ (posedge clk or posedge reset)     

   if(reset)   

q <= 0;

   else   

q <= d;

endmodule   

65、请用 HDL描述四位的全加法器、5 分频电路。（仕兰微电子）   

66、用 VERILOG 或 VHDL写一段代码，实现 10进制计数器。（未知）   

67、用 VERILOG 或 VHDL写一段代码，实现消除一个 glitch。（未知）   

68、一个状态机的题目用 verilog 实现（不过这个状态机画的实在比较差，很容易误解   

的）。（威盛VIA 2003.11.06 上海笔试试题）   

69、描述一个交通信号灯的设计。（仕兰微电子）   

70、画状态机，接受 1，2，5 分钱的卖报机，每份报纸 5 分钱。（扬智电子笔试）   

71、设计一个自动售货机系统，卖 soda 水的，只能投进三种硬币，要正确的找回钱   

数。       （1）画出 fsm（有限状态机）； （2）用 verilog 编程，语法要符合 fpga设计   

的要求。（未知）   

72、设计一个自动饮料售卖机，饮料 10分钱，硬币有 5 分和 10分两种，并考虑找零：（1）    

画出 fsm（有限状态机）；（2）用 verilog 编程，语法要符合 fpga设计的要求；（3）设计   

工程中可使用的工具及设计大致过程。（未知）   

73、画出可以检测 10010串的状态图,并 verilog 实现之。（威盛）   

74、用 FSM实现 101101的序列检测模块。（南山之桥）   

a为输入端，b 为输出端，如果 a连续输入为 1101则 b 输出为 1，否则为 0。   

例如 a： 0001100110110100100110   

       b： 0000000000100100000000   

    请画出 state machine；请用 RTL描述其 state machine。（未知）   

75、用 verilog/vddl 检测 stream中的特定字符串（分状态用状态机写）。（飞利浦－大唐   

笔试）   76、用 verilog/vhdl 写一个 fifo控制器(包括空，满，半满信号)。（飞利浦－大唐笔试）   

77、现有一用户需要一种集成电路产品，要求该产品能够实现如下功能：y=lnx，其中，x   

为 4位二进制整数输入信号。y 为二进制小数输出，要求保留两位小数。电源电压为 3~5v

假   

设公司接到该项目后，交由你来负责该产品的设计，试讨论该产品的设计全程。（仕兰微   

电子）   

78、sram，falsh memory，及 dram的区别？（新太硬件面试）   

79、给出单管 DRAM的原理图(西电版《数字电子技术基础》作者杨颂华、冯毛官 205页

图 9   

－14b)，问你有什么办法提高*** time，总共有 5个问题，记不起来了。（降低温   

度，增大电容存储容量）（Infineon笔试）   

80、Please draw schematic of a common SRAM cell with 6 transistors,point out       

which nodes can store data and which node is word line control? （威盛笔试题   

circuit design-beijing-03.11.09）   

81、名词:sram,ssram,sdram   

名词 IRQ,BIOS,USB,VHDL,SDR   

IRQ:   Interrupt ReQuest   

BIOS:   Basic Input Output System     

USB:  Universal Serial Bus   

VHDL: VHIC Hardware Description Language     

SDR:  Single Data Rate   

    压控振荡器的英文缩写(VCO)。   

    动态随机存储器的英文缩写(DRAM)。   

名词解释，无聊的外文缩写罢了，比如 PCI、ECC、DDR、interrupt、pipeline、   

IRQ,BIOS,USB,VHDL,VLSI VCO(压控振荡器) RAM (动态随机存储器)，FIR IIR 

DFT(离散   

傅立叶变换)或者是中文的，比如：a.量化误差  b.直方图  c.白平衡