synopsys设计流程

来源：动视网责编：小OO 时间：2025-09-24 17:02:29

synopsys设计流程

设计规范检查1.LEDA设计综合≤0.18um0.18－0.35um可测性设计低功耗设计FPGA综合5.PhysicalCompiler6.ClockTreeCompiler7.DC-Expert8.DC-Ultra9.DFTCompiler10.PowerCompiler11.FPGACompilerII布局布线≤0.18um0.18－0.35um功耗、电漂移、串扰分析优化14.Astro15.Apollo16.Mars-Rail17.Mars-Xtalk静态验证静态时序分析形式验证12.P

推荐度：

点击下载本文 文档为doc格式

导读设计规范检查1.LEDA设计综合≤0.18um0.18－0.35um可测性设计低功耗设计FPGA综合5.PhysicalCompiler6.ClockTreeCompiler7.DC-Expert8.DC-Ultra9.DFTCompiler10.PowerCompiler11.FPGACompilerII布局布线≤0.18um0.18－0.35um功耗、电漂移、串扰分析优化14.Astro15.Apollo16.Mars-Rail17.Mars-Xtalk静态验证静态时序分析形式验证12.P

设计规范检查

1. LEDA

设计综合
≤0.18um	0.18－0.35um	可测性设计	低功耗设计	FPGA综合
5.Physical Compiler 6.ClockTree Compiler	7.DC-Expert 8. DC-Ultra	9. DFT Compiler	10. Power Compiler	11. FPGA Compiler II

布局布线
≤0.18um	0.18－0.35um	功耗、电漂移、串扰分析优化
14. Astro	15. Apollo	16. Mars-Rail 17. Mars-Xtalk

静态验证
静态时序分析	形式验证
12. PrimeTime	13. Formality

版图物理

验证

LVS，DRC

20. Hercules

仿真验证
仿真	测试平台、向量自动生成
2. VCS、3. Scirocco	4. VERA

全定制设计环境
逻辑图	版图
18. CosmosSE	19. CosmosLE

互连线参数提取

23. ST-RCXT

电路仿真
高速大规模	高精度
21. NanoSim(ST-SimXT)	22. ST-Hspice

IP库

25. DesignWare：与工艺无关的可综合库，和仿真IP库

0.18

0.25

0.35

标准单元库

RAM

ROM

IO

Synopsys推荐设计流程

测试向量

24. TetraMAX ATPG

synopsys设计流程

设计规范检查1.LEDA设计综合≤0.18um0.18－0.35um可测性设计低功耗设计FPGA综合5.PhysicalCompiler6.ClockTreeCompiler7.DC-Expert8.DC-Ultra9.DFTCompiler10.PowerCompiler11.FPGACompilerII布局布线≤0.18um0.18－0.35um功耗、电漂移、串扰分析优化14.Astro15.Apollo16.Mars-Rail17.Mars-Xtalk静态验证静态时序分析形式验证12.P

推荐度：

点击下载本文 文档为doc格式

热门焦点

synopsys设计流程

synopsys设计流程

synopsys设计流程

最新推荐

猜你喜欢

热门推荐