VHDL-7段LED译码器实验

一、实验名称

7段LED显示译码器的设计

二、任务及要求

【基本部分】4分

1、在QuartusII平台上，采用文本输入设计方法，通过编写VHDL语言程序，完成7段LED显示译码器的设计并进行时序仿真。

2、设计完成后生成一个元件，以供更高层次的设计调用。

3、实验箱上选择恰当的模式进行验证，目标芯片为ACEX1K系列EP1K30TC144-3。

【发挥部分】1分

新建一原理图文件，调用一个实验一的24进制计数器元件和2个本次的LED显示译码器元件，组成带LED显示译码器的24进制计数器电路，选择一个不带译码器的模式，在实验箱上进行验证。

三、实验程序

1、七段译码器源程序：   

LIBRARY IEEE;

USE IEEE.STD_LOGIC_11.ALL;

USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY QDYMQ IS

PORT(A, B, C,D:IN STD_LOGIC;

Y:OUT BIT_VECTOR(6 DOWNTO 0));

END ENTITY QDYMQ;

ARCHITECTURE ART1 OF QDYMQ IS

SIGNAL SR: STD_LOGIC_VECTOR(3 DOWNTO 0);

BEGIN

SR<=D&C&B&A;

PROCESS(SR)IS

BEGIN

CASE SR IS

WHEN "0000"=>Y<="1111110";

WHEN "0001"=>Y<="0110000";

WHEN "0010"=>Y<="1101101";

WHEN "0011"=>Y<="1111001";

WHEN "0100"=>Y<="0110011";

WHEN "0101"=>Y<="1011011";

WHEN "0110"=>Y<="1011111";

WHEN "0111"=>Y<="1110010";

WHEN "1000"=>Y<="1111111";

WHEN "1001"=>Y<="1111011";

WHEN "1010"=>Y<="1110111";

WHEN "1011"=>Y<="0011111";

WHEN "1100"=>Y<="1001110";

WHEN "1101"=>Y<="0111101";

WHEN "1110"=>Y<="1001110";

WHEN "1111"=>Y<="1000111";

WHEN OTHERS=>Y<="0000000";

END CASE;

END PROCESS;

END ARCHITECTURE ART1;

2.调用一个实验一的24进制计数器元件和2个本次的LED显示译码器元件，组成带LED显示译码器的24进制计数器电路

四、仿真及结果分析

1、仿真结果

2、结果分析

   根据上图可以看出，仿真结果和实验要求相符。

五、硬件验证

1、选择模式：模式 5

一、    硬件验证

1、选择模式：模式5

2、引脚锁定情况表：

六、小结

    通过实验，我激发了EDA学习的兴趣，也对这门课程有了更深的理解，对EDA设计软件Quarter Ⅱ的使用也更加熟练。EDA的应用范围也非常广泛，而且我相信在将来还会有更加广阔的应用前景。因此在以后的学习过程中，我不能因为课程学习的结束而结束了我对这个领域的探索，相反我会更加努力的去学习它。感谢老师孜孜不倦的教诲，让我不仅学到了知识，也学到了做人做事的一些道理，为我提供了很多帮助。在接下来的学习生涯中，我会继续努力，努力扎实地学习专业知识，实现自己的理想。