关于DDR的一些认识

存储器是机顶盒及前端系统中存储信息(程序和数据)的重要组件，按照用途可以分为主存储器和辅助存储器。主存储器又称为内存储器，简称内存。内存包括ROM(Read Only Memory，只读存储器)和RAM(Random Access Memory，随机存储器)。

在实际工作中大家对内存还有或许的疑惑，以下是自己关于内存的一些认识，希望对大家有所帮助。

一、SDRAM的发展状况

根据组成元件的不同，RAM可以分为许多类型，SDRAM(Synchronous Dynamic RAM，同步动态随机存储器)就是其中的一种。这里的“同步”是指SDRAM工作时需要依靠同步时钟来协调，内部命令的发送和数据的传输都以同步时钟为基准。“动态”是指存储阵列需要不断的刷新来保证数据不丢失。“随机”是指数据不是线性依次存储，而是通过地址对指定单元进行数据的读写。

SDRAM的发展经历了以下几个主要的阶段：

（1）SDR SDRAM(Single Date Rate Synchronous Dynamic RAM，单倍速率同步动态随机存储器)，下文的SDRAM如无特殊说明，均指SDR SDRAM。

SDRAM使用单端(Single-Ended)时钟信号，只在时钟的上升沿采样，工作速度与系统时钟同步。

（2）DDR SDRAM(Double Date Rate SDRAM，双倍速率同步动态随机存储器)，以下简称为DDR。

 DDR是在SDRAM的基础上改进而来，与SDRAM只能在时钟的上升沿进行数据传输不同，DDR在CLK的上升沿和下降沿都可以传输数据，这样，在相同的系统时钟下，DDR的数据传输速率就是SDRAM的两倍。

（3）DDR2 SDRAM(Double Data Rate 2 SDRAM，第二代同步双倍速率动态随机存取存储器)，以下简称为DDR2。

与DDR相比，DDR2有许多改进，在同一核心频率(内部存储单元阵列时钟)下，DDR2的实际工作频率(总线频率)是DDR的两倍。这是因为DDR2采用了4bit预读取的设计。虽然DDR2和DDR一样，都在时钟的上升沿和下降沿传输数据，但DDR2的指令预读取能力是DDR的两倍，因此，在相同的核心频率下，DDR2的实际传输速率是DDR的两倍。举例来说，当核心频率为100MHz时，SDRAM的数据传输速率为100MHz，DDR的数据传输速率为200MHz，而DDR2的实际数据传输速率为400MHz。

（4）DDR3 SDRAM(Double Data Rate 3 SDRAM，第三代同步双倍速率动态随机存取存储器)，以下简称为DDR3。

2007年JEDEC公布了DDR3的标准，数据传输率从667MHz开始。DDR3与DDR2的主要区别在于支持8bit的预读取技术、支持更多的逻辑段、支持局部自刷新、更低的功耗和新型的绿色引脚封装技术等。

随着技术的发展DDR已被DDR2/DDR3取代，所以以下内容主要针对DDR2和DDR3。

二、DDR2/DDR3的部分说明

DDR2存储芯片的容量大多数都以M×W的方式来表示。其中，M是该芯片中存储单元的总数，单位是兆(M)，W是每个存储单元的容量，即芯片的位宽(Data Width)，单位是bit。例如，8M×8，表示一个8bit位宽、有8M个存储单元的芯片，总容量是Mbit(8MB)。

DDR2一般情况下X4/X8的封装为60 Ball，X16的封装为84 Ball。速度已经高达 800 Mbps，甚至更高的速度，如 1066 Mbps并不是很通用。

DDR3一般情况下X4/X8的封装为78或86 Ball，X16的封装为96 Ball。速度已经高达 1600 Mbps。

此外，DDR2还引入了三项新的技术，它们是OCD、ODT和Post CAS。

OCD（Off-Chip Driver）：也就是所谓的离线驱动调整，DDR II通过OCD可以提高信号的完整性。DDR II通过调整上拉（pull-up）/下拉（pull-down）的电阻值使两者电压相等。使用OCD通过减少DQ-DQS的倾斜来提高信号的完整性；通过控制电压来提高信号品质。不过，OCD技术在普通的应用领域所发挥的作用并不明显，而在服务器上使用，它的功能才能被充分发挥出来。

ODT：ODT是内建核心的终结电阻器。我们知道使用DDR SDRAM的主板上面为了防止数据线终端反射信号需要大量的终结电阻。它大大增加了主板的制造成本。实际上，不同的内存模组对终结电路的要求是不一样的，终结电阻的大小决定了数据线的信号比和反射率，终结电阻小则数据线信号反射低但是信噪比也较低；终结电阻高，则数据线的信噪比高，但是信号反射也会增加。因此主板上的终结电阻并不能非常好的匹配内存模组，还会在一定程度上影响信号品质。DDR2可以根据自已的特点内建合适的终结电阻，这样可以保证最佳的信号波形。使用DDR2不但可以降低主板成本，还得到了最佳的信号品质，这是DDR不能比拟的。

Post CAS：它是为了提高DDR II内存的利用效率而设定的。在Post CAS操作中，CAS信号（读写/命令）能够被插到RAS信号后面的一个时钟周期，CAS命令可以在附加延迟（Additive Latency）后面保持有效。原来的tRCD（RAS到CAS和延迟）被AL（Additive Latency）所取代，AL可以在0，1，2，3，4中进行设置。由于CAS信号放在了RAS信号后面一个时钟周期，因此ACT和CAS信号永远也不会产生碰撞冲突。不过要注意的是，Posted CAS功能的优势只有在那些读写命令非常频繁的运作环境下才能体现，对于一般的应用来说，开启Posted CAS功能反而会降低系统的整体性能。

三、ODT的说明

ODT是On-Die Termination的缩写，其意思为内部核心终结。从DDR2内存开始内部集成了终结电阻器，主板上的终结电路被移植到了内存芯片中。在内存芯片工作时系统会把终结电阻器屏蔽，而对于暂时不工作的内存芯片则打开终结电阻器以减少信号的反射。由此DDR2内存控制器可以通过ODT同时管理所有内存引脚的信号终结。并且阻抗值也可以有多种选择。如0Ω、50Ω、75Ω、150Ω等等。并且内存控制器可以根据系统内干扰信号的强度自动调整阻值的大小。

其实ODT技术的具体内部构造并不十分复杂。在内存各种引脚与内存模组的内部缓冲器中间设有一个EMRS扩展模式寄存器，通过其内部的一个控制引脚可以控制ODT的阻抗值。系统可以使用2bit地址来定义ODT的四种工作状态。（0Ω、50Ω、75Ω、150Ω）一旦ODT接到一个设置指令，它就会一直保持这个阻值状态。直到接到另一个设置指令才会转换到另一种阻值状态。

当向内存写入数据时，如果只有一条内存，那么这条内存就自己进行信号的终结，终结电阻等效为150Ω。如果为两条内存，那么他们会交错的进行信号的终结。第一个模组工作时，第二个模组进行终结操作，等第二个模组工作时，第一个模组进行终结操作，但等效电阻为75Ω。当有三条内存的时候，三条会交替进行信号终结，但等效电阻为50Ω。

四、DDR2/DDR3走线等长规则

目前，比较普遍使用中的 DDR2 的速度已经高达 800 Mbps，甚至更高的速度，如 1066 Mbps，而 DDR3的速度已经高达 1600 Mbps。对于如此高的速度，从 PCB的设计角度来讲，要做到严格的时序匹配，以满足波形的完整性，这里有很多的因素需要考虑，所有的这些因素都是会互相影响的，但是，它们之间还是存在一些个性的，  下图显示了 DDR2和 DDR3 所具有的共有技术要求和专有的技术要求。

例如:BCM7580 DDR3布线规则

1.组A:ADDR0-12、BA0-2、CKE、RAS、CAS、WE、ODT与CKP/CKN等长，误差100mil;

2.组B:DQ0-8、LDM与LDQS等长，误差50mil;

3.组C:DQ9-15、UDM与UDQS等长，误差50mil;

4. CKP/CKN、DQS、DM对内误差20mil;

5.组B与组C尽量等长；

6.DQS短于CK或者相等；

7.所有走线尽量短。

以上等长规则只作为参考使用，在实际工作DDR2/DDR3的布线规则还要参考设计方提供的设计要求。

五、DDR2/DDR3电源及PCB设计

DDR的电源可以分为三类：

1. 电源

a>主电源VDD和VDDQ

主电源的要求是VDDQ=VDD，VDDQ是给IO buffer供电的电源，一般的使用中都是把VDDQ和VDD合成一个电源使用。有的芯片还有VDDL，是给DLL供电的，也和VDD使用同一电源即可。

电源设计时，需要考虑电压，电流是否满足要求，电源的上电顺序和电源的上电时间，单调性等。

电源电压的要求一般在±5%以内。

电流需要根据使用的不同芯片，及芯片个数等进行计算。由于DDR的电流一般都比较大，所以PCB设计时，如果有一个完整的电源平面铺到管脚上，是最理想的状态，并且在电源入口加大电容储能，每个管脚上加一个100nF-10nF的小电容滤波。

b>参考电源Vref，

参考电源Vref要求跟随VDDQ，并且Vref=VDDQ/2，所以可以使用电源芯片提供，也可以采用电阻分压的方式得到。由于Vref一般电流较小，在几个mA-几十mA的数量级，所以用电阻分压的方式，即节约成本，又能在布局上比较灵活，放置的离Vref管脚比较近，紧密的跟随VDDQ电压，所以建议使用此种方式。需要注意分压用的电阻在100-10K均可，需要使用1%精度的电阻。

Vref参考电压的每个管脚上需要加10nF的点容滤波，并且每个分压电阻上也并联一个电容较好。

c>用于匹配的电压VTT(Tracking Termination Voltage)

VTT为匹配电阻上拉到的电源，VTT=VDDQ/2。DDR的设计中，根据拓扑结构的不同，有的设计使用不到VTT，如控制器带的DDR器件比较少的情况下。如果使用VTT，则VTT的电流要求是比较大的，所以需要走线使用铜皮铺过去。并且VTT要求电源即可以吸电流，又可以灌电流才可以。一般情况下可以使用专门为DDR设计的产生VTT的电源芯片来满足要求。

而且，每个拉到VTT的电阻旁一般放一个10nF-100nF的电容，整个VTT电路上需要有uF级大电容进行储能。

一般情况下，DDR的数据线都是一驱一的拓扑结构，且DDR2和DDR3内部都有ODT做匹配，所以不需要拉到VTT做匹配即可得到较好的信号质量。而地址和控制信号线如果是多负载的情况下，会有一驱多，并且内部没有ODT，其拓扑结构为走T点的结构，所以常常需要使用VTT进行信号质量的匹配控制。

2. 时钟

DDR的时钟为差分走线，一般使用终端并联100欧姆的匹配方式，差分走线差分对控制阻抗为100ohm，单端线50ohm。需要注意的是，差分线也可以使用串联匹配，使用串联匹配的好处是可以控制差分信号的上升沿缓度，对EMI可能会有一定的作用。

3. 数据和DQS

DQS信号相当于数据信号的参考时钟，它在走线时需要保持和CLK信号保持等长。DQS在DDR2以下为单端信号，DDR2可作为差分信号，也可做单端，做单端时需要将DQS-接地，而DDR3为差分信号，需要走线100ohm差分线。由于内部有ODT，所以DQS不需要终端并联100ohm电阻。每8bit数据信号对应一组DQS信号。DQS信号在走线时需要与同组的DQS信号保持等长，控制单端50ohm的阻抗。在写数据时,DQ和DQS的中间对齐，在读数据时，DQ和DQS的边沿对齐。

DQ信号多为一驱一，并且DDR2和DDR3有内部的ODT匹配，所以一般在进行串联匹配就可以了。

4. 地址和控制

地址和控制信号速度没有DQ的速度快，以时钟的上升沿为依据采样，所以需要与时钟走线保持等长。但如果使用多片DDR时，地址和控制信号为一驱多的关系，需要注意匹配方式是否适合。

5. PCB布局注意事项

PCB布局时，需要把DDR颗粒尽量靠近DDR控制器放置。每个电源管脚需要放置一个滤波电容，整个电源上需要有10uF以上大电容放在电源入口的位置上。电源最好使用的层铺到管脚上去。串联匹配的电阻最好放在源端，如果是双向信号，那么要统一放在同一端。如果是一驱多的DDR匹配结构，VTT上拉电阻需要放在最远端，注意芯片的排布需要平衡。

                                                                       2011.01.18