计算机组成实验报告

课 程 设 计 报 告

学 号：  13081175  

姓 名：   崔  愉   

地 点：  G楼五层  

时 间： 10月~11月 

实验一   存储器实验

一 实验题目

    存储器ROM仿真实验

二 实验环境

   G楼五层机房 Windows XP操作系统 QuartusII软件

三 实验要求

l、掌握FPGA中lpm_ROM的设置，作为只读存储器ROM的工作特性和配置方法。 

2、用文本编辑器编辑 mif文件配置 ROM； 

3、在初始化存储器编辑窗口编辑mif文件配置ROM； 

4、验证FPGA中meg_lpm_ROM的功能。

四 实验设计

（1）建立文件夹 eg:|D:\\lpm_rom。

（2）建立*.mif文件。打开QuartusII，选File      New    Other files    memory initialization file  ok    选, 选8 ok 往框图里加入数据; 点File save as 存入建立的文件夹D:\\lpm_rom，点保存 ，Next ，点Next ，在family库中选cycloneII,在packge点TQFP, 在Speed grade中选8，在Pin count选主芯片数144    选EP2C5T144C8，点Next，点Next    ，点Finish。

（3）输入元件。打开QuartusII，选File/New    Block Diagram/schematic File然后OK    单击鼠标右键，点Insert     Symobl… ，在libraries库中选择需要的元件,如下图所示，点ok，点VHDL，点browse,选择元件存放的文件D:\\lpm_rom，给元件取名lpm_rom1,点保存，点next，在currently select device family 中选中Match project/default ，选宽8位，字节，选中Dual clock    , 点next去掉已打勾的’q’output port    ，点next，点browse，选前面已建立的*.mif文件 ,finish，重复点鼠标右键，选Insert  Symobl… ,在libraries库中择其他需要input,output引脚。修改输入引脚名称一个为a[5..0],一个为clk, 输出引脚的名称改q[7..0]。

（4）存盘。

（5）编译。点快捷键►编译。

五 实验仿真与测试

(1) 新建Vector Waveform File

(2) 加入信号。在左空白处双击左键，在新出现的对话框的Radix中选择Hexadecimal，点Node Finder，点list    选中需要仿真的信号，eg: a[5..0]，clk ，q[7..0]。选仿真需要的时间编辑其end time(50 us)，a[0]设置为高电平，点clk（10 us）

(3) 保存。 系统会自动把后缀加上。

(4) 仿真。点快捷键仿真。

六 实验结果分析

由上图可以看出，a[5..0]是地址数据输入端，由此端口将在mif文件中编辑的地址信息输入lpm_ROM，在时钟信号clk上升沿的触发下，将地址信息由q[5..0]输出。

七 实验小结

    通过本验，可以大致掌握FPGA中lpm_ROM的设置，即用文本编辑器编辑 mif文件配置 ROM，也初步了解了FPGA中meg_lpm_ROM的功能。简单认识了ROM：Read Only Memory 只读存储器，ROM中的信息一旦写入就不能进行修改，其信息断电之后也仍然保留。其特点是：烧入数据后，无需外加电源来保存数据。断电数据不丢失。但速度较慢。适合存储需长期保留的不变数据。

实验二   运算器组成实验

一 实验题目

    运算器ALU功能仿真

二 实验环境

   G楼五层机房 Windows XP操作系统 QuartusII软件

三 实验要求

1．掌握简单运算器的数据传输通路。 

2．验证运算功能发生器的组合功能。 

3．掌握算术逻辑运算加、减、与的工作原理。 

4．熟悉简单运算的数据传送通路。 

5．验证实验台运算的8位加、减、与、直通功能。 

6．按给定数据，完成几种指定的算术和逻辑运算。

四 实验设计

(1) 建立存放的文件夹，如:D:\\altera\\vhdl\\lesson\\alu

(2) 建立工程文件，选器件选择

(3) 新建Block Diagram/schematic File，在libraries库中选择需要的元件(74181)进行插入。

(4) 设计原理图连接关系

五 实验仿真与测试

(1) 新建Vector Waveform File

(2) 加入信号

(3) 保存。 系统会自动把后缀加上。

(4) 仿真。点快捷键仿真。

六 实验结果分析

由上图可以看出，A[7..0]和B[7..0]是输入的、将要进行运算的数据，运算方式由S[3..0]控制。对应每一种运算方式，A与B的运算结果由F[7..0]输出。

七 实验小结

运算器由算术逻辑单元(ALU)、累加寄存器、数据缓冲寄存器和状态条件寄存器组成，它是数据加工处理部件。运算器接受控制器的命令而进行动作，即运算器所进行的全部操作都是由控制器发出的控制信号来指挥的。 

    通过本次试验，我可以观察到每条指令及微指令的执行情况，对计算机的原理、结构，从部件到系统，直到计算机整机有了一个形象的、生动的、本质的认识。

实验三   连续节拍发生电路设计

一 实验题目

 连续节拍发生电路设计实验

二 实验环境

   G楼五层机房 Windows XP操作系统 QuartusII软件

三 实验要求

1．了部时钟产生方法，工作脉冲、工作节拍、工作周期的形成过程； 

2．掌握时序控制控制数据同路的方法，时序控制数据流的过程。

四 实验设计

(1) 建立存放的文件夹，如:D:\\altera\\vhdl\\lesson\\DFF

(2) 建立工程文件，选器件选择

(3) 新建Block Diagram/schematic File，在libraries库中选择需要的元件进行插入。

(4) 设计原理图连接关系

五 实验仿真与测试

(1) 新建Vector Waveform File

(2) 加入信号

(3) 保存。 系统会自动把后缀加上。

(4) 仿真。点快捷键仿真。

六 实验结果分析

如上图可以看出，当REST1为高电平时，在时钟信号CLK1的触发下，T1、T2、T3和T4周期性的轮流输出正脉冲。若机器出于此时状态下，将进入连续的运行状态。

七 实验小结

通过本次试验，我明白了节拍发生电路可由4个D触发器组成，可产生4个等间隔的时序信号T1~T4，其中CLK1为时钟信号，方波信号源clock0提供，可产生1Hz~12MHz的方波信号频率。我们可根据实验自行选择信号频率。当RST1为低电平时，T1输出为“1”，而T2、T3、T4输出为“0”；当RST1由低电平变为高电平后，T1~T4将在CLK1的输入脉冲作用下，周期性地轮流输出正脉冲，机器进入连续运行状态。

T1~T4以及CLK1、RST1的工作波形如下图所示。

    实验过后，原本只存在于书本之中的电路结构立马在我眼前清晰起来。学习，是必须经过一个自己动手操作的过程，才可能真正深刻彻底的掌握。这样一次实验，让我收获到的不仅仅是知识，还有对于学习很深刻的领悟！

实验四   总线控制实验

一 实验题目

1． 解总线的概念及特性。 

2． 掌握总线传输控制特性。 

二 实验环境

   G楼五层机房 Windows XP操作系统 QuartusII软件

三 实验要求

   根据挂在总线上的几个基本部件，设计一个简单的流程。 

   （l）输入设备将数据打入寄存器R0。

   （2）输入设备将另一个数据打入地址寄存器AR。

   （3）将寄存器R0中的数据写到当前地址的存储器中。

   （4）将当前地址的存储器中的数用数码管LED显示。 

四 实验设计

实验所用总线实验传输框图如图所示。它将几种不同的设备挂在总线上，有存储器、输入设备、输出设备、寄存器。这些设备在传统的系统中需要有三态输出控制，然而在FPGA的内部没有三态输出控制结构，因此必须采用总线输出多路开关结构加以控制。按照传输要求恰当有序地控制它们，就可以实现总线信息传输。

具体操作过程：

S键——数据输入D［7..0］， 

reg键——寄存器R0的输入选通端；输入数据可在数码管上显示

ram键——存储器RA M的输入选通端； 

addr键——地址寄存器AR的输入选通端； 

led_b键——输出设备OUTPUT的输入选通端，输出数据显示在数码管上； 

sel[1],sel[0]——设备选择端sel[1..0]： 

00——输入设备INPUT； 01——寄存器R0； 

10——存储器RAM； 11——输出设备 OUTPUT。 

通过以上分析，我们按下述步骤建立如下原理连接图：

(1) 建立存放的文件夹，如:D:\\altera\\vhdl\\lesson\\BUS

(2) 建立工程文件，选器件选择

(3) 新建Block Diagram/schematic File，在libraries库中选择需要的元件进行插入。

(4) 设计原理图连接关系

五 实验仿真与测试

(1) 新建Vector Waveform File

(2) 加入信号

(3) 保存。 系统会自动把后缀加上。

(4) 仿真。点快捷键仿真。

六 实验结果分析

按照课件提示的数据：

如图可看到输出的结果与设计的时候一样，实验成功。

七 实验小结

经过本次试验，我了解到总线是多个系统部件之间进行数据传输的公共通路，是构成计算机系统的骨架。借助总线连接，计算机在系统各部件之间实现传送地址、数据和控制信息的操作。所谓总线就是指能为多个功能部件服务的一组公用信息线，它将几种不同的设备挂在总线上，有存储器、输入设备、输出设备、寄存器。只要按照传输要求恰当有序地控制它们，就可以实现总线信息传输。

四次关于计算机组成的实验结束了。可是对于计算机，我们需要学习的远远不止于此。想起一句古话，书上得来终觉浅，须知此时要躬行，在这几次试验中，我们又一次验证了它的正确性。真正能用于实践的知识，才是真正学到手的知识。未来的路还很长，我们有了更高的目标来要求自身，学以致用，方不为白学！