计算机组成原理_第4章作业

4.1 解释概念：主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。

主存，Memory，也称内存，其作用是用于暂时存放CPU中的运算数据，以及与硬盘等外部存储器交换的数据。

辅存，外部存储器，存储容量大、成本低、存取速度慢，可以永久地脱机保存信息。Cache，高速缓冲存储器，介于CPU和主存之间，用于解决CPU和主存之间速度不匹配问题。RAM，Random Access Memory，随机存取存储器，主要用作计算机中的主存。

SRAM，Static RAM，静态半导体随机存取存储器，具有静止存取功能的内存，不需要刷新电路即能保存它内部存储的数据。

DRAM，Dynamic RAM，动态半导体随机存取存储器,具有动态存取功能的内存，每隔一段时间，要刷新充电一次，否则内部的数据即会消失。

ROM，Read Only Memory，只读存储器，指只能从该设备中读取数据而不能往里面写数据的存储器。

PROM，Programmable ROM，可编程只读存储器，由用户根据需要，进行一次性写入操作。EPROM，Erasable Programmable ROM，紫外线擦写可编程只读存储器，可进行重复擦除和写入操作，解决了PROM芯片只能写入一次的弊端。

EEPROM，Electrically Erasable Programmable ROM，电擦写可编程只读存储器，一种断电后数据不丢失的存储芯片。

CD-ROM，Compact Disc ROM，只读型光盘，这种光碟只能写入数据一次，信息将永久保存在光碟上，使用时通过光碟驱动器读出信息。

Flash Memory，闪速存储器，一种长寿命的，在断电情况下存储数据不丢失的，运行速度较快的存储器，是EEPROM的一个变种。

4.3（1）存储器的层次结构主要体现在什么地方？（2）为什么要分这些层次？（3）计算机如何管理这些层次？

（1）存储器的层次结构主要体现在Cache—主存和主存—辅存这两个层次上：Cache—主存层次在存储系统中主要对CPU访存起加速作用。CPU访存速度加快，接近于Cache的速度，而其寻址空间和位价却接近于主存。

主存—辅存层次在存储系统中主要起扩容作用。即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。

（2）综合上述两个存储层次的作用，整个存储系统就达到了速度快、容量大、价位低的性能效果。

（3）主存与Cache之间的信息调度功能全部由硬件自动完成,而主存与辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部分通过软硬结合的技术组成虚拟存储器；当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。因此，在这两个层次上的调度操作，对于程序员来说都是看不见的。

4.5 什么是存储器的带宽？若存储器的数据总线宽度为32位，存取周期为200ns，则存储器的带宽是多少？

存储器的带宽，指单位时间内从存储器进出信息的最大数量。

带宽 = 32位/(1/200ns) = 160M位/秒 = 20M字节/秒 = 20MB/s = 5M字/秒4.6 某机字长为32位，其存储容量是KB，按字编址它的寻址范围是多少？若主存以字节编址，试画出主存字地址和字节地址的分配情况。

4.7 一个容量为16K*32位的存储器，其地址线和数据线的总和是多少？当选用下列不同规格的存储芯片时，各需要多少片？

1K*4位，2K*8位，4K*4位，16K*1位，4K*8位，8K*8位

4.14 某8位微型机地址码为18位，若使用4K*4位的RAM芯片组成模块板结构的存储器，试问：

（1）该机所允许的最大主存空间是多少？

（2）若每个模块板为32K*8位，共需几个模块板？

（3）每个模块板内共有几片RAM芯片？

（4）共有多少片RAM？

（5）CPU如何选择各模块板？

4.15 设CPU共有16根地址线，8根数据线，并用-MREQ（低电平有效）作访存控制信号，R/-W作读写命令信号（高电平为读，低电评为写）。现有下列存储芯片：ROM（2K*8位，4K*4位，8K*8位），RAM（1K*4位，2K*8位，4K*8位），及74138译码器和其他门电路（门电路自定）。试从上述规格中选用合适芯片，画出CPU和存储芯片的连接图。要求：

（1）最小4K地址为系统程序区，4096-16383地址范围为用户程序区；

（2）指出选用的存储芯片类型及数量；

（3）详细画出片选逻辑。

4.16 CPU假设同上题，现有8片8K*8位的RAM芯片与CPU相连，试回答：

（1）用74138译码器画出CPU与存储芯片的连接图；

（2）写出每片RAM的地址范围；

（3）如果运行时发现不论往哪片RAM写入数据后，以A000H为起始地址的存储芯片都有与其相同的数据，分析故障原因。

（4）根据（1）的连接图，若出现地址线A13与CPU断线，并搭接到高电平上，将出现什么后果？

4.28 设主存容量为256K字，Cache容量为2K字，块长为4。

（1）设计Cache地址格式，Cache中可装入多少块数据？

（2）在直接映射方式下，设计主存地址格式。

（3）在四路组相联映射方式下，设计主存地址格式。

（4）在全相联映射方式下，设计主存地址格式。

（5）若存储字长为32位，存储器按字节寻址，写出上述三种映射方式下主存的地址格式。

4.29 假设CPU执行某段程序时共访问Cache命中4800次，访问主存200次，已知Cache 的存取周期为30ns，主存的存取周期为150ns，求Cache的命中率以及Cache-主存系统的平均访问时间和效率，试问该系统的性能提高了多少倍？

4.31 设主存容量为1MB，采用直接映射方式的Cache容量为16KB，块长为4，每字32位。试问主存地址为ABCDEH的存储单元在Cache中的什么位置？

4.32 设某机主存容量为4MB，Cache容量为16KB，每字块有8个字，每字32位，设计一个四路组相联映射（即Cache每组内共有4个字块）的Cache组织。

（1）画出主存地址字段中各段的位数。

（2）设Cache的初态为空，CPU依次从主存第0，1，2，…，号单元读出90个字（主存一次读出一个字），并重复按此次序读8次，问命中率是多少？

（3）若Cache的速度是主存的6倍，试问有Cache和无Cache相比，速度约提高多少倍？