数字电子时钟课程设计2

题目： 数字电子时钟课程设计

一、设计任务及设计要求…………………………………………（3）

二、设计方案论证  ………………………….. …………. （3）

1.总体方案及框图

2.各部分论证

三、单元电路设计…………………………………………………（4）

1.振荡器 ………………………………………………………（4）

2. 秒、分、时计数器…………………………………………（5）

  3. 显示译码/驱动器和LED七段数码显示管……………….（6）

  4. 分频器……………………………………………………（7）

5. 报时电路…………………………………………………（9）

四、总体电路设计及原理………………………………………（13）

五、元器件明细表………………………………………………（10）

六、心得体会……………………………………………………（11）

七、参考文献……………………………………………………（11）

一、设计任务及设计要求

1.设计任务

数字电子钟的逻辑电路

2.设计要求

（1）由晶振电路产生1HZ的校准秒信号。

（2）设计一个有“时”、“分”、“秒”（23小时59分59秒）显示切且具有校时、校分、校秒的功。

（3）整点报时功能。要求整点差10秒开始每隔1秒鸣叫一次，共五次，每次持续时间为一秒，前五次为500赫兹的声音，最后依次为1000赫兹的声音。

（4）用中小规模集成电路组成电子钟，并在实验箱上进行组装和调试。

（5）划出框图和逻辑电路图，写出设计，实验总结报告。

二、设计方案论证

数字钟原理框图如图1所示，电路一般包括以下几个部分：振荡器、分频器、译码显示电路、时分秒计数器、校时电路、报时电路。

图一

 对于各个部分而言

 数字钟计时的标准信号应该是频率相当稳定的1HZ秒脉冲，所以要设置标准时间源。

 数字钟计时周期是24小时，因此必须设置24小时计数器，他应由模为60的秒计数器和分计数器及模为24的时计数器组成，秒、分、时由七段数码管显示。

 为使数字钟走时与标准时间一致，校时电路是必不可少的。设计中采用开关控制校时直接用秒脉冲先后对“时”“分”“秒”计数器进行校时操作。

 能进行整点报时。在从59分50秒开始，每隔2秒钟发出一次低音“嘟”的信号，连续五次，最后一次要求最高音“嘀”的信号，此信号结束即达到正点。

三、单元电路设计

1. 各功能部件的设计

（1） 、振荡器

振荡器是计时器的核心，其作用是产生一个标准频率的脉冲信号振荡频率的精度和

稳定度决定了数字钟的质量。第一种方

案采用石英晶体振荡器，如图二。使用

振荡频率为32768HZ的石英晶体和反

向器构成一个稳定性极好、精度较高

的时间信号源。改变电容C可以

图 二  石英晶体振荡器

振荡器的频率进行微调，再通过一个反相器，输出32768HZ的方波将此方波的频率进行15次二分频后，在输出端刚好可得到频率为1HZ的脉冲信号。

第二种方案如图三采用集成电路555定时器与RC组成的多谐振荡器。输出的脉冲频率为fS=1/[(R1+2R2)C1ln2]=1KHZ，周期T=1/fS=1ms。若参数选择：R1=R2=10K欧姆，C1=47uF时，可以得到秒脉冲信号。

图三 方波信号发生器

附555定时器的功能表

输 出 输  出

阀值输入（v11） 触发输入（v12） 复位（RD） 输出（VO） 发电管T

× × 0 0 导通

<2/3VCC <1/3VCC 1 1截止

>2/3VCC >1/3VCC 1 0导通

<2/3VCC >1/3VCC 1 不变 不变

（2） 秒、分、时计数器

U1到U6 六个74LS161构成数字钟的秒、分、时计数器。

 U1、U2共同构成秒计数器，它由两个74LS161构成六--十进制的计数器，如图四。U1作为秒个位十进制计数器，它的复位输入RD、和置位输入LD都接低电平，秒信号脉冲作为计数脉冲输入到CP1端，输出端C控制U2秒十位计数器的计数脉冲输入。Q1、Q2、Q3、Q4作为秒个位的计时值送至秒个位七段显示译码/驱动器。

U2作为秒十位六进制计数器，它的计数脉冲输入受到秒个位U1的控制，其计数器使能端EP、ET与U1的输出端C相连接。当U2计数器计到0011，即清零信号到复位输入端时，Q1、Q2、Q3、Q4输出的都是零。Q1、Q2、Q3、Q4作为秒十位的计时值送至秒十位七段显示译码/驱动器。

 U3 、U4分别构成分个位十进制和分十位六进制计数器，如图四。U3、U4与U1、U2的连接方法相似。当计数器输出为01011001状态，U3（U1）、U4（U2）的LD端同时为“0”，使计数器立即返回到00000000状态。这样就构成了六十进制计数器。

 图四 六十进制计数器

 U5、U6共同构成时计数器，它由两个74LS161构成六十进制的计数器

如图五。U5作为时十位计数器，它的复位输入RD、和置位输入LD都接低电平，时信号脉冲作为计数脉冲输入到CP1端，输出端C控制U6秒十位计数器的计数脉冲输入。Q1、Q2、Q3、Q4作为秒个位的计时值送至秒个位七段显示译码/驱动器。当计数器输出为00100100状态，U5、U6的LD端同时为“0”，使计数器立即返回到00000000状态。这样就构成了二十四进制计数器。

1

图五 二十四进制计数器

（3） 显示译码/驱动器和LED七段数码显示管

六个74LS248集成电路构成数字钟的七段数码显示管显示译码/驱动器。74LS248七段显示译码器输出高电平有效，将8421BCD码译成七段（a、b、c、d、e、f、g）输出，用以直接驱动LED七段数码显示对应的十进制数。74LS248的显示功能： 

显示功能见功能表的上半部分。[DCBA]是二进制码输入，要正确的执行显示功能，有关的功能端必须接合适的逻辑电平，这些功能端的作用随后介绍。对于0～9输入，[DCBA]相当BCD8421码。当超过9以后，译码器仍然有字型输出，具体见图六。当[DCBA]=1111时，数码管熄灭。实验时要在笔划段电极串联电阻，以保护LED数码管。

表1  中规模显示译码器74LS248的功能表

十进制

或功能 输 入 输 出

     D    C    B    A     a       b      c      d      e      f      g

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15 H

H

H

H

H

H

H

H

H

H

H

H

H

H

H

H H

´

´

´

´

´

´

´

´

´

´

´

´

´

´ L    L    L    L

L    L    L    H

L    L    H    L

L    L    H    H

L    H    L    L

L    H    L    H

L    H    H    L

L    H    H   H H

H

H

H

H

H

H

H

H

H

H

H

H

H

H

H    H     H     H     H     H     H     L

   L      H     H     L     L      L     L

   H     H     L      H    H      L     H

   H     H     H     H     L      L     H

   L      H     H     L     L      H     H

   H     L      H     H     L      H     H

   H      L      H     H    H      H     H

   H     H      H     L     L      L     L

图六 74LS248显示字型与输入的对应关系 

如图七，六个LED七段数码显示管利用不同发光段组合的方式显示不同数码，都采用+5V电源作为每段发光二极管的驱动电源。需要发光的段为高电平，不发光的段为低电平。设计中采用共阴极数码管，每段发光二极管的正向降压，随显示光的颜色有所不同，通常约2V～3V，点亮电流在5～10mA。六个LED七段数码显示管分别显示秒个位、十位；分个位、十位；时个位、十位的计数十进制数

 图七 显示译码/驱动器和数码显示管

（4）分频器

分频器电路是由三个74LS90构成，如图八。74LS90是异步十进制计数器，它由一个一位二进制计数器和一个异步五进制计数器组成。将QA与CP2相连，计数脉冲由CP1端输入，输出由QA～QD引出，即得到十进制计数器。只有在复位输入R0(1)= R0(2)=0和置位输入S9(1)= S9(2)=0时，才能够在计数脉冲（下降沿）作用下实现二—五—十进制加计算。因为要对输入的脉冲进行三次10分频，三片74LS90的复位输入R0(1)、 R0(2)和置位输入S9(1) 、S9(2)都接低电平。振荡器输出的方波脉冲计数器作为U1的CP1端的输入时钟脉冲，U1的QD端的输出脉冲作为U2的CPA端的输入时钟脉冲，U2的QD端的输出脉冲作为U3的CP1端的输入时钟脉冲，U3的QD端的输出脉冲fO=fS/103¬¬¬¬¬¬¬=1HZ，即为秒信号方波脉冲，成为秒、分、时计数器的计数脉冲和时间校准信号。

将JK触发器的J、K端都接在高电平，Qn+1=JQn+KQn=Qn,每输入一个时钟脉冲后，触发器翻转一次，触发器处于计数状态。经过触发器的二分频，Q端输出为500HZ的脉冲作为低音脉冲。

经过U1、U2计数器的二次十分频，输出的脉冲频率为10HZ，作为秒校时脉冲。

 图八 分频器

附74LS90二—五—十进制计数器功能图

复位输入 置位输入 输出

R0(1) R0(2) S9(1) S9(2) QA QB QC QD

H H L × L L L L

H H × L L L L L

× × H H H L L H

L × L × 计数

L × × L 计数

× L L × 计数

× L × L 计数

JK触发器的功能表

J K Qn  Qn+1 说明

0 0 0 0 输出状态不变

  1 1 

0 1 0 0 输出状态与J端状态相同

  1 0 

1 0 0 1 输出状态与K端状态相同

  1 1 

1 1 0 1 每输入一个脉冲输出状态改变一次

  1 0 

（五）报时电路

整点报时电路要求在每个整点发出音响，因此需要对每个整点进行时间译码，以其输出驱动音响控制电路。如图九。

若要在每一整点发出五低音、一高音报时，需要对59分50秒到59分59秒进行时间译码。QD4～QA4是分十位输出，QD3～QA3是分个位输出，QD2～QA2是秒十位输出，QD1～QA1秒个位输出。在59分时，A= QC4 QA4 QD3 QA3=1；在50秒时，B= QC2 QA2=1；秒个位为0、2、4、6、8秒时，QA1=0,C= QA1=1；因而F1=ABC= QC4QA4 QD3 QA3 QC2 QA2 QA1仅在59分50秒、52秒、54秒、56秒、58秒时等于1，故可以用F1作低音的控制信号。

当计数器每计到59分59秒时，A= QC4 QA4 QD3QA3=1,D= QC2 QA2 QD1 QA1=1,此时F2=AD=1。把F2接至JK触发器控制端J端，CP端加秒脉冲，则再计1秒到达整点时F3=1,故可用F3作一次高音控制信号。

用F1控制5次低音、F3控制高音，经音响放大器放大，每当“分”和“秒”计数器累计到59分50、52、54、56、58秒发出频率为500HZ的五次低音，0分0秒时发出频率为1000HZ的一次高音，每次音响的时间均为一秒钟，实现了整点报时的功能。

 图九  整点报时电路

四、原理图（见最后一页）

五、元器件明细表

序号 元器件名称 型号规格 数量（个） 备注

U0 集成定时器 5G555定时器 1 构成多谐振荡器

U1～U6 同步加法计数器 74161 6 构成模加法计数器

U7～U9 异步十进制计数器 74LS90 3 构成分频器

U10 七端显示译码器 74LS248 6 分别显示秒、分、时的数字

U11～U12 与非门 多输入与非门 2 

U13 J-K触发器  1 

C1、C2 电容  2 C1=C2=104pf

R1 R2 电阻  2 R1 =2K、R2=5.1K

R、R` 电阻  2 R=1k,R`=47

U14 U20 门器件 非门 1 

U15～U19 门器件 与门 6 多输入与门

U21～U23 门器件 与非门 3 多输入与非门

U24 触发器 J-K触发器 1 

U25 晶体三级管  1 

U26 喇叭  1 实现闹铃

六、设计体会

在整个课程设计完后，总的感觉是：有收获。以前上课都是上一些最基本的东西，而现在却可以将以前学的东西作出有实际价值的东西。在这个过程中，我的确学得到很多在书本上学不到的东西，如：如何利用现有的元件组装得到设计要求，如何找到错误的原因，如何利用计算机来画图等等。但也遇到了不少的挫折，有时遇到了一个错误怎么找也找不到原因所在，找了老半天结果却是芯片的管脚接错了，有时更是忘接电源了。在学习中的小问题在课堂上不可能犯，在动手的过程中却很有可能犯。特别是在接电路时，一不小心就会犯错，而且很不容易检查出来。但现在回过头来看，还是挺有成就感的。

七、参考文献

姚福安. 电子电路设计与实践. 山东科学技术出版社第一版. 2002

杨志亮. 电路原理图设计技术. 西北工业大学出版社第一版. 2003

阎石 .  数字电子技术基础.. 高等教育出版社第四版. 1998

童诗白.模拟电子技术基础 . 高等教育出版社第三版 . 2001

康华光.电子技术基础. 高等教育出版社. 2002

苏止丽.数字电子电路实验.武汉理工大学. 2003

陈明义. 电子技术课程设计使用教程 中南大学出版社第一版. 2002 

回答者： 命途多舛0913 - 一级   2008-1-5 21:54 

数字电子时钟课程设计 

题目： 数字电子时钟课程设计 

一、设计任务及设计要求…………………………………………（3） 

二、设计方案论证 ………………………….. …………. （3） 

1.总体方案及框图 

2.各部分论证 

三、单元电路设计…………………………………………………（4） 

1.振荡器 ………………………………………………………（4） 

2. 秒、分、时计数器…………………………………………（5） 

3. 显示译码/驱动器和LED七段数码显示管……………….（6） 

4. 分频器……………………………………………………（7） 

5. 报时电路…………………………………………………（9） 

四、总体电路设计及原理………………………………………（13） 

五、元器件明细表………………………………………………（10） 

六、心得体会……………………………………………………（11） 

七、参考文献……………………………………………………（11） 

一、设计任务及设计要求 

1.设计任务 

数字电子钟的逻辑电路 

2.设计要求 

（1）由晶振电路产生1HZ的校准秒信号。 

（2）设计一个有“时”、“分”、“秒”（23小时59分59秒）显示切且具有校时、校分、校秒的功。 

（3）整点报时功能。要求整点差10秒开始每隔1秒鸣叫一次，共五次，每次持续时间为一秒，前五次为500赫兹的声音，最后依次为1000赫兹的声音。 

（4）用中小规模集成电路组成电子钟，并在实验箱上进行组装和调试。 

（5）划出框图和逻辑电路图，写出设计，实验总结报告。 

二、设计方案论证 

数字钟原理框图如图1所示，电路一般包括以下几个部分：振荡器、分频器、译码显示电路、时分秒计数器、校时电路、报时电路。 

图一 

对于各个部分而言 

 数字钟计时的标准信号应该是频率相当稳定的1HZ秒脉冲，所以要设置标准时间源。 

 数字钟计时周期是24小时，因此必须设置24小时计数器，他应由模为60的秒计数器和分计数器及模为24的时计数器组成，秒、分、时由七段数码管显示。 

 为使数字钟走时与标准时间一致，校时电路是必不可少的。设计中采用开关控制校时直接用秒脉冲先后对“时”“分”“秒”计数器进行校时操作。 

 能进行整点报时。在从59分50秒开始，每隔2秒钟发出一次低音“嘟”的信号，连续五次，最后一次要求最高音“嘀”的信号，此信号结束即达到正点。 

三、单元电路设计 

1. 各功能部件的设计 

（1） 、振荡器 

振荡器是计时器的核心，其作用是产生一个标准频率的脉冲信号振荡频率的精度和 

稳定度决定了数字钟的质量。第一种方 

案采用石英晶体振荡器，如图二。使用 

振荡频率为32768HZ的石英晶体和反 

向器构成一个稳定性极好、精度较高 

的时间信号源。改变电容C可以 

图 二 石英晶体振荡器 

振荡器的频率进行微调，再通过一个反相器，输出32768HZ的方波将此方波的频率进行15次二分频后，在输出端刚好可得到频率为1HZ的脉冲信号。 

第二种方案如图三采用集成电路555定时器与RC组成的多谐振荡器。输出的脉冲频率为fS=1/[(R1+2R2)C1ln2]=1KHZ，周期T=1/fS=1ms。若参数选择：R1=R2=10K欧姆，C1=47uF时，可以得到秒脉冲信号。 

图三 方波信号发生器 

附555定时器的功能表 

输 出 输 出 

阀值输入（v11） 触发输入（v12） 复位（RD） 输出（VO） 发电管T 

× × 0 0 导通 

<2/3VCC <1/3VCC 1 1 截止 

>2/3VCC >1/3VCC 1 0 导通 

<2/3VCC >1/3VCC 1 不变 不变 

（2） 秒、分、时计数器 

U1到U6 六个74LS161构成数字钟的秒、分、时计数器。 

 U1、U2共同构成秒计数器，它由两个74LS161构成六--十进制的计数器，如图四。U1作为秒个位十进制计数器，它的复位输入RD、和置位输入LD都接低电平，秒信号脉冲作为计数脉冲输入到CP1端，输出端C控制U2秒十位计数器的计数脉冲输入。Q1、Q2、Q3、Q4作为秒个位的计时值送至秒个位七段显示译码/驱动器。 

U2作为秒十位六进制计数器，它的计数脉冲输入受到秒个位U1的控制，其计数器使能端EP、ET与U1的输出端C相连接。当U2计数器计到0011，即清零信号到复位输入端时，Q1、Q2、Q3、Q4输出的都是零。Q1、Q2、Q3、Q4作为秒十位的计时值送至秒十位七段显示译码/驱动器。 

 U3 、U4分别构成分个位十进制和分十位六进制计数器，如图四。U3、U4与U1、U2的连接方法相似。当计数器输出为01011001状态，U3（U1）、U4（U2）的LD端同时为“0”，使计数器立即返回到00000000状态。这样就构成了六十进制计数器。 

图四 六十进制计数器 

 U5、U6共同构成时计数器，它由两个74LS161构成六十进制的计数器 

如图五。U5作为时十位计数器，它的复位输入RD、和置位输入LD都接低电平，时信号脉冲作为计数脉冲输入到CP1端，输出端C控制U6秒十位计数器的计数脉冲输入。Q1、Q2、Q3、Q4作为秒个位的计时值送至秒个位七段显示译码/驱动器。当计数器输出为00100100状态，U5、U6的LD端同时为“0”，使计数器立即返回到00000000状态。这样就构成了二十四进制计数器。 

U12

图五 二十四进制计数器 

（3） 显示译码/驱动器和LED七段数码显示管 

六个74LS248集成电路构成数字钟的七段数码显示管显示译码/驱动器。74LS248七段显示译码器输出高电平有效，将8421BCD码译成七段（a、b、c、d、e、f、g）输出，用以直接驱动LED七段数码显示对应的十进制数。74LS248的显示功能： 

显示功能见功能表的上半部分。[DCBA]是二进制码输入，要正确的执行显示功能，有关的功能端必须接合适的逻辑电平，这些功能端的作用随后介绍。对于0～9输入，[DCBA]相当BCD8421码。当超过9以后，译码器仍然有字型输出，具体见图六。当[DCBA]=1111时，数码管熄灭。实验时要在笔划段电极串联电阻，以保护LED数码管。 

表1 中规模显示译码器74LS248的功能表 

图六 74LS248显示字型与输入的对应关系 

如图七，六个LED七段数码显示管利用不同发光段组合的方式显示不同数码，都采用+5V电源作为每段发光二极管的驱动电源。需要发光的段为高电平，不发光的段为低电平。设计中采用共阴极数码管，每段发光二极管的正向降压，随显示光的颜色有所不同，通常约2V～3V，点亮电流在5～10mA。六个LED七段数码显示管分别显示秒个位、十位；分个位、十位；时个位、十位的计数十进制数 

图七 显示译码/驱动器和数码显示管 

（4）分频器 

分频器电路是由三个74LS90构成，如图八。74LS90是异步十进制计数器，它由一个一位二进制计数器和一个异步五进制计数器组成。将QA与CP2相连，计数脉冲由CP1端输入，输出由QA～QD引出，即得到十进制计数器。只有在复位输入R0(1)= R0(2)=0和置位输入S9(1)= S9(2)=0时，才能够在计数脉冲（下降沿）作用下实现二—五—十进制加计算。因为要对输入的脉冲进行三次10分频，三片74LS90的复位输入R0(1)、 R0(2)和置位输入S9(1) 、S9(2)都接低电平。振荡器输出的方波脉冲计数器作为U1的CP1端的输入时钟脉冲，U1的QD端的输出脉冲作为U2的CPA端的输入时钟脉冲，U2的QD端的输出脉冲作为U3的CP1端的输入时钟脉冲，U3的QD端的输出脉冲fO=fS/103¬¬¬¬¬¬¬=1HZ，即为秒信号方波脉冲，成为秒、分、时计数器的计数脉冲和时间校准信号。 

将JK触发器的J、K端都接在高电平，Qn+1=JQn+KQn=Qn,每输入一个时钟脉冲后，触发器翻转一次，触发器处于计数状态。经过触发器的二分频，Q端输出为500HZ的脉冲作为低音脉冲。 

经过U1、U2计数器的二次十分频，输出的脉冲频率为10HZ，作为秒校时脉冲。 

图八 分频器 

附74LS90二—五—十进制计数器功能图 

复位输入 置位输入 输出 

R0(1) R0(2) S9(1) S9(2) QA QB QC QD 

H H L × L L L L 

H H × L L L L L 

× × H H H L L H 

L × L × 计数 

L × × L 计数 

× L L × 计数 

× L × L 计数 

JK触发器的功能表 

J K Qn Qn+1 说明 

0 0 0 0 输出状态不变 

1 1 

0 1 0 0 输出状态与J端状态相同 

1 0 

1 0 0 1 输出状态与K端状态相同 

1 1 

1 1 0 1 每输入一个脉冲输出状态改变一次 

1 0 

（五）报时电路 

整点报时电路要求在每个整点发出音响，因此需要对每个整点进行时间译码，以其输出驱动音响控制电路。如图九。 

若要在每一整点发出五低音、一高音报时，需要对59分50秒到59分59秒进行时间译码。QD4～QA4是分十位输出，QD3～QA3是分个位输出，QD2～QA2是秒十位输出，QD1～QA1秒个位输出。在59分时，A= QC4 QA4 QD3 QA3=1；在50秒时，B= QC2 QA2=1；秒个位为0、2、4、6、8秒时，QA1=0,C= QA1=1；因而F1=ABC= QC4QA4 QD3 QA3 QC2 QA2 QA1仅在59分50秒、52秒、54秒、56秒、58秒时等于1，故可以用F1作低音的控制信号。 

当计数器每计到59分59秒时，A= QC4 QA4 QD3QA3=1,D= QC2 QA2 QD1 QA1=1,此时F2=AD=1。把F2接至JK触发器控制端J端，CP端加秒脉冲，则再计1秒到达整点时F3=1,故可用F3作一次高音控制信号。 

用F1控制5次低音、F3控制高音，经音响放大器放大，每当“分”和“秒”计数器累计到59分50、52、54、56、58秒发出频率为500HZ的五次低音，0分0秒时发出频率为1000HZ的一次高音，每次音响的时间均为一秒钟，实现了整点报时的功能。 

图九 整点报时电路 

四、原理图（见最后一页） 

五、元器件明细表 

序号 元器件名称 型号规格 数量（个） 备注 

U0 集成定时器 5G555定时器 1 构成多谐振荡器 

U1～U6 同步加法计数器 74161 6 构成模加法计数器 

U7～U9 异步十进制计数器 74LS90 3 构成分频器 

U10 七端显示译码器 74LS248 6 分别显示秒、分、时的数字 

U11～U12 与非门 多输入与非门 2 

U13 J-K触发器 1 

C1、C2 电容 2 C1=C2=104pf 

R1 R2 电阻 2 R1 =2K、R2=5.1K 

R、R` 电阻 2 R=1k,R`=47 

U14 U20 门器件 非门 1 

U15～U19 门器件 与门 6 多输入与门 

U21～U23 门器件 与非门 3 多输入与非门 

U24 触发器 J-K触发器 1 

U25 晶体三级管 1 

U26 喇叭 1 实现闹铃 

六、设计体会 

在整个课程设计完后，总的感觉是：有收获。以前上课都是上一些最基本的东西，而现在却可以将以前学的东西作出有实际价值的东西。在这个过程中，我的确学得到很多在书本上学不到的东西，如：如何利用现有的元件组装得到设计要求，如何找到错误的原因，如何利用计算机来画图等等。但也遇到了不少的挫折，有时遇到了一个错误怎么找也找不到原因所在，找了老半天结果却是芯片的管脚接错了，有时更是忘接电源了。在学习中的小问题在课堂上不可能犯，在动手的过程中却很有可能犯。特别是在接电路时，一不小心就会犯错，而且很不容易检查出来。但现在回过头来看，还是挺有成就感的。