
数字电路与逻辑设计实验
实验报告
实验名称: QuartusII原理图输入法设计与实现
学 院:
班 级:
姓 名:
学 号:
任课老师:
实验日期:
成 绩:
一.实验名称和实验任务要求
实验名称:QuartusII原理图输入法设计与实现
实验目的:熟悉用QuartusII原理图输入法进行电路设计和仿真。
掌握QuartusII图形模块单元的生成与调用;
熟悉实验板的使用。
实验任务要求:掌握QuartusII的基础上,利用QuartusII用逻辑门设计实现一个半加器,生成新的半加器图像模块。
利用已生成的半加器实现全加器,仿真验证其功能,并能下载到实验板上进行测试。
在一下三个实验内容中任选一个完成实验:用3线—8线译码器(74L138)和逻辑门实现要求的函数;用D触发器设计一个4位可以自启动的环形计数器;用JK触发器设计一个8421码十进制计数器。
二.设计思路和过程
半加器的设计实现过程:半加器的应有两个输入值,两个输出值。A表示加数,B表示被加数,S表示半加和,C表示向高位的进位。
由数字电路与逻辑设计理论知识可知:
选择两个逻辑门:异或门和与门。A,B为异或门和与门的输入,S为异或门的输出,C为与门的输出。
利用QuartusII仿真实现其逻辑功能,并生成新的半加器图形模块单元。
全加器的设计实现过程:全加器可以由两个半加器和一个或门构成。全加器有三个输入值,两个输出值:为加数,为被加数,为低位向高位的进位。
全加器的逻辑表达式为:
利用全加器的逻辑表达式和半加器的逻辑功能,实现全加器。
选作实验:用3线—8线译码器(74L138)和逻辑门设计实现函数
。
设计实现过程:利用QuartusII选择译码器(74L138)的图形模块单元。
因为,所以函数F可以通过译码器(74L138)和一个与非门实现。将译码器输出端、、、作为输入端接到与非门即可实现函数。
三.实验原理图
半加器的原理图:
全加器的原理图:
用3线—8线译码器(74L138)和逻辑门设计实现函数:
四.仿真波形图
半加器的仿真波形图:
全加器的仿真波形图:
3线—8线译码器(74L138)和逻辑门设计实现函数的仿真波形图:
五.仿真波形图分析
半加器仿真波形图分析:
当半加器的2个输入端都输入0时,即A=B=0时,则有输出:半加和S=0,进位端C=0。
当半加器2个输入端有一个为1时,即A=1,B=0 或A=0,B=1时,则有输出:半加和S=1,进位端C=0。
当半加器2个输入端都为1时,即A=B=1时,则有输出:半加和S=0,进位端进位C=1。
值得注意的是,半加器的仿真波形中出现了冒险。
全加器仿真波形图的分析:
当全加器2个输入端都输入都为0,若低位进位为0,即,,,则输出,。若低位进位为1,即,,,则输出,。
当全加器2个输入端有一个输入为1,即,或即,,若低位进位为0,即,则输出,。若低位进位为1,即,则输出,。
当全加器2个输入端都输入都为1,若低位进位为0,即,,,则输出,。若低位进位为1,即,,,则输出,。
3线—8线译码器(74L138)设计实现函数的仿真波形图分析:
当CBA=000、CBA=010、CBA=100或CBA=111时,由波形图分析可得F=1。
当CBA=001、CBA=011、CBA=101或CBA=110时,由波形图分析可得F=0。
综上可知:该设计方法的确实现了函数
六.故障及问题分析
实验过程还算顺利,下面来讨论实验中需要注意的地方。
仿真实验中需要注意的地方:
开始仿真波形时,需注意设定END TIME,否则无法进行仿真。
规定输入端波形的周期,须按照倍数关系来设定,不能随意设定周期,如半加器中,A的周期为4,B的周期为2。
当完成半加器,要开始进行全加器设计时,注意生成半加器图形模块单元。
注意保存文件时,命名的一致性,否则可能导致实验无法进行下去。
将设计好的逻辑电路下载到实验板之前,应设定好引脚。注意实验板上输入端和输出端对应的引脚号。
七.总结和结论
本次实验最重要的一点是熟练掌握了QuartusII这一软件。在今后的数字电路与逻辑设计学习的道路上,我懂得了如何将理论课上所学的知识运用在实验中并能得到验证,对数字电路与逻辑设计的知识有了更加全面的认识。
同时,我也明白了这门实验课对于预习的要求是极为重要的。
做好预习工作,不仅可以减少实验课上应无知而浪费的时间,还可以更深入的明白仿真实验所蕴含的原理。
总的来说,这次实验课对我的帮助真的很大。
