数字电容测量仪

一．实验目的：

1：掌握译码显示的设计与应用

2：掌握数字电容测量仪的方法

3：学习自动量程的设计方法

4：学习使用555定时器及多谐振荡器

二：设计内容及要求：

1：被测电容范围为100pF到1uF

2：把电容量通过电路转换为电压量进行测量

3：设计石英晶体振荡器及分频系统

4：可控制的计数、锁存、译码、显示系统。

发挥部分举例：

1：测量电容范围为1uF到1000uF

2：石英晶体振荡器

3：）多谐振荡器

三：使用仪器及元器件：

74LS04（1片），74LS90（4片），NE555（2片），74LS00（2片），74LS373（2片），74LS47（3片），8段共阳数码管（3个），电平开关（1个），电阻若干，电容若干。

四：实验原理

1，总原理图：

本设计是基于555定时器，连接构成多谐振荡器以及单稳态触发器而测量电容的。单稳态触发器中所涉及的电容，即是被测量的电容。其脉冲输入信号是555定时器构成的多谐振荡器所产生。信号的频率可以根据所选的电阻，电容的参数而调节。这样便可以定量的确定被测电容的容值范围。因为单稳态触发器的输出脉宽是根据电容值的不同而不同的，所以脉宽即是对应的电容值，其精确度可以达到0.1%。最后是输出电压的数字化，将输入到47译码器中翻译成BCD码，输入到LED数码管中显示出来。

利用单稳态触发器或电容器充放电规律等，可以把被测电容的大小转换成脉冲的宽窄，即控制脉冲宽度 Tx严格 与 Cx成正比．只要把此脉冲与频率固定不变的方波即时钟脉冲相与，便可得到计数脉冲，把计数脉冲送给计数器计数，然后再送给显示器显示 ．如果时钟脉冲的频率等参数合适，数字显示器显示的数字 N便是 Cx的大小。之所以选择该方案是考虑到这个方案不仅设计比较容易实现，而且必要时还可以扩展量程，更重要的是该方案设计出来的数字测试仪测量的结果比较精确。

2．单稳态控制电路

控制器的主要功能是根据被测电容 Cx的容量大小形成与其成正比的控制脉冲宽度 Tx．图2所示为单稳态控制电路的原理图．该电路的工作原理如下：

           单稳态控制电路原理图

当被测电容 Cx接到电路中之后，只要按一下开关 S，电源电压Vcc 经微分电路、和反向器，送给 555定时器的低电平触发端2一个负脉冲信号使单稳态触发器由稳态变为暂稳态，其输出端3由低电平变为高电平．该高电平控制与门使时钟脉冲信号通过，送入计数器计数．暂稳态的脉冲宽度为Tx=1.1RCx．然后单稳态电路又回到稳态，其输出端3变为低电平，从而封锁与门，停止计数。可见，控制脉冲宽度 Tx与RCx成正比．如果R固定不变，则计数时钟脉冲的个数将与Cx的容量值成正比，可以达到测量电容的要求。

时钟脉冲发生器

这里选用由555定时器构成的多谐振荡器来实现时钟产生功能。电路原理图及其输出波形如图 3所示。

但、

其波形如图所示：

振荡波形的周期为： 

其中

，

占空比为： 

因为时钟周期  是在忽略了555定时器6脚的输入电流条件下得到的，而实际上 6脚有10的电流流入．因此，为了减小该电流的影响，应使流过的电流最小值大于10。又因为要求 Cx =999时，Tx=2s，所以需要时钟脉冲发生器在 2s内产生 999脉冲．即时钟脉冲周期应为T=2ms．即： 

如果选择占空比q=0.6，即 q=  =0.6 

由此可求得： 

取=0.1，则 ： 

=  11.43K 

=-5.713K． 

取标称值：=5.6K，=12K． 

最后还要根据所选电阻、的阻值，校算流过、的最小电流是否大于 10uA  ．从图可以看出，当上电压达到时，流过、的电流最小，为: 

=95uA 

振荡周期： 

4． 计数和显示电路

由于计数器的计数范围为1—999，因此需要采用 3个二——十进制加法计数器．这里选用 3片74LS47级联起来构成所需的计数器．74LS47是BCD-7段数码管译码器驱动器，74LS47的功能用于将BCD码转化成数码块中的数字，通过它来进行解码，可以直接把数字转换为数码管的数字，从而简化了程序，节约了单片机的IO开销。译码器的逻辑功能是将每个输入的二进制代码译成对应的输出的高、低电平信号。常用的译码器电路有二进制译码器、二--十进制译码器和显示译码器。译码为编码的逆过程。它将编码时赋予代码的含义“翻译”过来。实现译码的逻辑电路成为译码器。译码器输出与输入代码有唯一的对应关系。74LS47是输出低电平有效的七段字形译码器，它在这里与数码管配合使用，表2.1列出了74LS47的真值表，表示出了它与数码管之间的关系。

 地址锁存器芯片74LS373

74ls373是常用的地址锁存器芯片，它实质是一个是带三态缓冲输出的8D触发器，在单片机系统中为了扩展外部存储器，通常需要一块74ls373芯片，锁存端LE 由高变低时，输出端8 位信息被锁存，直到LE 端再次有效。 当三态门使能信号OE为低电平时，三态门导通，允许Q0~Q7输出，OE为高电平时，输出悬空。当74LS373用作地址锁存器时，应使OE为低电平，此时锁存使能端C为高电平时，输出Q0~Q7 状态与输入端D1~D7状态相同；当C发生负的跳变时，输入端D0~D7 数据锁入Q0~Q7。

6 十进制计数器74LS90

电路是由4 个主从触发器和用作除2 计数器及计数周期长度为除5 的3 位2 进制计数器所用的附加选通所组成。有选通的零复位和置9 输入。为了利用本计数器的最大计数长度（十进制），可将B 输入同QA 输出连接，输入计数脉冲可加到输入A 上，此时输出就如相应的功能表上所要求的那样。LS90 可以获得对称的十分频计数，办法是将QD 输出接到A 输入端，并把输入计数脉冲加到B 输入端，在QA 输出端处产生对称的十分频方波。

五：仿真结果

30uF的电容：

100nF的电容：

六：protel-DXP 电路设计

一：电路原理图

二：

三：

四：

总结