功率MOS管应用指南

应  用  指  南

目  录

1    概述    2

2    分类    2

3    工作机理    3

4    结构特点    5

5    等效电路模型    6

6    特性参数    7

7    MOSFET的选用    9

8    MOSFET的驱动    11

9    MOSFET的并联使用    11

10    使用注意事项    11

11    主要封装形式    16

12    主要供应商    17

13    参考书目    20

功率MOSFET应用指南

1概述

MOSFET的英文全称是Metal Oxide Semiconductor Field Effect Transistor，中文名称是金属氧化物半导体场效应晶体管，也叫绝缘栅场效应晶体管，缩写为MOSFET，简称MOS管。

功率MOSFET是一类导电沟道槽结构特殊的场效应管，它是继MOSFET之后新发展起来的高效、功率开关器件。它不仅继承了MOS场效应管输入阻抗高（≥108）、驱动电流小（0.1μA左右）的优点，还具有耐压高（最高可耐压1200V）、工作电流大（1.5A～100A）、输出功率高、跨导线性好、开关速度快等优良特性。正是由于它将电子管与功率晶体管的优点集于一身，因此在开关电源、逆变器、电压放大器、功率放大器等电路中获得广泛应用。

2分类

MOS管是一种单极性载流子参与导电的半导体器件。根据导电沟道的载流子可以划分为N沟道和P沟道。如果导电沟道的载流子是电子，则称为N沟道；如果载流子是空穴，则称为P沟道。

MOS管的导电沟道，可以在制作过程中形成，也可以通过接通外部电源形成，当栅压等于零时就存在沟道（即在制造时形成的）称为耗尽型，在施加外部电压后才形成沟道的称为增强型。

按照导电沟道和沟道形成的过程两点来分类，MOS管可以分为：P沟增强型MOS管、P沟耗尽型MOS管、N沟增强型MOS管和N沟耗尽型MOS管。图1是四类MOSFET和它们的图形符号。

图1  MOSFET的分类和图形符号

功率MOSFET一般很少采用P沟道，因为空穴的迁移率比电子的迁移率低，相同的沟道尺寸，P沟道的晶体管比N沟道的导通电阻大。

3工作机理

功率MOS管是从小功率MOS管发展来的。但在结构上，它们之间相差很大，为了更好地了解功率MOSFET的机理，首先来回顾一下小功率场效应管的机理。以下以N沟道增强型小功率MOSFET的结构来说明MOS管的 工作机理。

图2是N沟道增强型小功率MOSFET的结构示意图。

图2  N沟道增强型小功率MOSFET结构示意图

N沟道增强型MOS管是把一块低掺杂的P型半导体作为衬底，在衬底上面用扩散的方法形成两各重掺杂的N＋区，然后在P型半导体上生成很薄的一层二氧化硅绝缘层，然后在 两个重掺杂的N+区上端用光刻的办法刻蚀掉二氧化硅层，露出N+区，最后在两个N+区的表面以及它们之间的二氧化硅表面用蒸发或者溅射的办法喷涂一层金属膜，这三块金属膜形成了MOS管的三个电极，分别称为源极(S)、栅极(G)和漏极(D)。

MOSFET的特性可以用转移特性曲线和漏极输出特性曲线来表征。

转移特性是指在漏源之间的电压UDS在某一固定值时，栅极电压UGS与相对应的漏极电流ID之间的关系曲线。图3是某种场效应管的转移特性。

图3  场效应管的转移特性

由场效应管的转移特性可以看出，场效应晶体管是一个电压控制型器件。它通过栅极电压改变栅极和源极之间的电场，利用感应电荷的多少来控制漏极和源极之间沟道的电导，从而达到改变漏极电流的目的。

漏极输出特性是指栅极电压UGS一定时，漏-源之间的电压UDS与漏极电流之间的ID的关系。图4是某种场效应管的漏极输出特性。

图4  MOS管的漏极输出特性

场效应晶体管的输出特性可以划分为四个区域：可变电阻区、截止区、击穿区和恒流区。

可变电阻区（UDS在这个区域内，UDS增加时，ID线性增加。在导电沟道接近夹断时，增长变缓。在低UDS离开夹断电压较大时，MOS管相当于一个电阻，此电阻随着UGS的增大而减小。

截止区（UGS在截止区，漏极电流ID为零。在图3中处于UGD=UT输出特性以下的区域。

击穿区

在相当大的漏－源电压UDS区域内，漏极电流近似为一个常数。当UDS加大道一定数值以后，漏极PN结发生击穿，漏电流迅速增大，曲线上翘，进入击穿区。

饱和区（UDS>UGS-UT）

在上述三个区域保卫的区域即为饱和区，也称为恒流区或放大区。

功率MOSFET应用在开关电源和逆变器等功率变换中，就是工作在截止区和击穿区两个区。

4结构特点

图2中MOSFET的结构是不适合使用在大功率的场合，原因是两个方面的。一方面是结构上小功率MOSFET三个电极在一个平面上，沟道不能做得很短，沟道电阻大。另一方面是导电沟道是由表面感应电荷形成的，沟道电流是表面电流，要加大电流容量，就要加大芯片面积，这样的结构要做到很大的电流可能性也很小。

为了克服MOSFET的载流能力太小和导通电阻大的难题，在大功率MOSFET中通常采用两种技术，一种是将数百万个小功率MOSFET单胞并联起来，提高MOSFET的载流能力。另外一种技术就是对MOSFET的结构进行改进，采用一种垂直V型槽结构。图5是V型槽MOSFET结构剖面图。

图5  V型槽MOSFET结构剖面图

在该结构中，漏极是从芯片的背面引出，所以ID不是沿芯片水平方向流动，而是自重掺杂N+区（源极S）出发，经过P沟道流入轻掺杂N-漂移区，最后垂直向下到达漏极D。电流方向如图中箭头所示，因为流通截面积增大，所以能通过大电流。在相同的电流密度下，体积也大大缩小。

按照这种V型槽的思路，MOSFET形成了VVMOSFET（垂直V形槽MOSFET）、VDMOSFET（垂直双扩散MOSFET）、HEXFET、TMOS、COOLMOS等结构。图6就是几种常见大功率MOSFET的结构示意图。

（a）VVMOSFET                （b）HEXFET                （c）VDMOSFET

图6  MOSFET的几种典型结构

5等效电路模型

VMOS结构的功率场效应管并不是一个理想的MOS管，在它的内部还存在寄生极间电容、寄生体晶体管和寄生体二极管，这些寄生参数影响VMOSFET的工作特性。图7是VMOSFET的等效电路图。

图7  VMOSFET等效电路图

在该等效电路图中，CGS和CGD是栅极到源极、漏极之间的寄生电容，CDS是漏极到源极反向偏置结的结电容。寄生电容的存在，对场效应管的开关特性影响很大，尽管MOSFET是电压控制型器件，导通时不需要输入电流，但在开通时，由于输入电容的存在，需要很大的充电电流。在关断时，则需要释放掉存储在电容中的电荷。如果驱动电路存在寄生电感和电容，处理得不好，将使开关过程延迟，严重时，会引起驱动电路急剧振荡。

在VMOSFET的漏极到源极之间由N+N-PN+构成一个NPN型的双极晶体管，这个晶体管又称为背衬晶体管。又由于源极电极已经将源区的N+和P本体接通，NPN的基极和发射极被短接，所以在VMOSFET内部又形成一个反向并联的体二极管。

6特性参数

功率MOSFET的特性参数包括静态参数、动态参数和极限参数三部分。

6.1静态参数

⑴ 开启电压UT

当外加控制栅极电压UGS超过某一值时，漏区和源区的表面反型层形成了连接的沟道。应用中，常将漏极短接条件下ID等于1毫安时的栅极电压定义为开启电压，该电压又称为阈值电压。

开启电压的温度系数是负温度系数，也就是温度越低，MOSFET的开启电压越高。

⑵ 导通电阻RON

导通电阻RON决定了场效应管的导通功率损耗，决定导通电阻的主要因素有两个：沟道电阻和漏极漂移区的电阻，同时导通电阻还与VGS有关。

N-与P之间PN结承担DS之间的电压，为了提高DS之间的耐压能力，就必须减小N-区的掺杂浓度。但N-区掺杂浓度的减小，将导致RON的增大，因此导通电阻RON与器件的漏-源击穿电压BUDS是相互矛盾的。

利用低电压下导通电阻RON很小这一特性，可以将MOSFET做二极管使用，这种MOSFET就是同步整流管。

导通电阻RON具有正温度系数，即：随着温度的升高，导通电阻RON也越大。MOSFET的这种特性带来的好处就是MOSFET容易并联，并且并联的MOSFET在稳态时具有自动均流的能力。

⑶ 漏-源间漏电流IDSS

在栅极电压为0V时，当UDS电压固定在某一值时流过漏极和源极之间的电流。

⑷ 栅-源间漏电流IGSS

在漏电压为0V时，当UGS电压固定在某一值时流过栅极和源极之间的电流。

⑸ 热导率Rθ

热导率由两个参数来表征，分别为结对外壳的热导率和结到环境的热导率，单位为℃/W。

6.2动态参数

⑴ 跨导gm

低频跨导gm是漏极电流的微量变化和引起这个变化的栅源电压微变量之比。

⑵ 输出电阻rO

输出电阻rO=RDS，定义为：

此值在夹断区很高，典型值为兆欧级。

⑶ 导通时间tON

导通时间，又称为开通延迟时间，它是从栅极电压施加时刻起，至漏极电流上升到通态最大电流10%所需要的时间，这个时间主要决定于输入电容充电延迟时间。

⑷ 关断时间tOFF

关断时间，又称为关断延迟时间，它是从栅极电压关断时刻起，至漏极电流由稳态值下降到其90%所需要的时间，这个时间主要决定于过驱动电压的大小。

⑸ 上升时间tr

上升时间tr是指漏极电流ID由通态最大值的10%上升到90%所需要的时间。这个时间主要决定于输出电容和密勒效应产生的时间延迟。

⑹ 下降时间td

下降时间tf是指漏极电流ID由稳态值的90%下降到10%所需要的时间。此时间与输出电容有关。

⑺ 极间电容

场效应管的源极、漏极和栅极之间都存在寄生电容，分别用CDS、CGS和CGD，这三个电容影响场效应管的开关频率。这三个电容与输入电容Ciss、输出电容器Coss以及反馈电容Crss有如下的关系。

Ciss=CGS+CGD

Coss=CDS+CGD

Crss=CGD

⑻ 极间电荷

由于极间电容的存在，导致MOSFET各极之间储存有电荷，分别用栅极总电荷QG、栅-源极电荷QGS和栅-漏极电荷QGD来表征该特性。

6.3极限参数

⑴ 最大允许漏极电流IDM

在漏极输出特性曲线饱和区中，漏极电流达到饱和值就是最大允许漏极电流IDM。饱和电流由栅氧化层电容C、电子表面有效迁移率、有效散射极限速度、阈值电压和沟道宽度来决定。提高IDM，主要靠增加单位管芯面积的沟道宽度。

⑵ 最大允许功率损耗PDM

在环境温度Ta为25℃时，在规定的散热条件下，最高结温不超过晶体管的最高允许结温时的允许功耗值。环境温度大于25℃时，随温度的升高要降低最大允许功率损耗来使用，按下式来计算：

⑶ 最高工作频率

在漏源电压UDS的作用下，电子从源区通过沟道到达漏区是需要一定的时间的，当控制信号的周期与此时间相当时，电子就来不及跟随信号的变化，这个信号的频率就是场效应管的最高工作频率。

⑷ 最高结温TjM

最高结温TjM是指MOSFET正常工作时所允许的最高温度。它与所使用的材料、工艺有直接关系。目前Si材料的MOSFET工业品允许的最高结温为125℃。

⑸ 漏-源击穿电压BUDS

漏-源击穿电压BUDS是漏极和沟道体区PN结上的反偏电压，该电压决定了器件的最高工作电压。它主要由漏极对本体PN结的雪崩电压决定，同时还受栅极对沟道和漏极电场的影响。

⑹ 栅-源击穿电压BUGS

栅-源击穿电压BUGS是栅极和源极之间绝缘层的击穿电压。通常约为±20V。

另外，在MOSFET中有一个寄生体二极管，该二极管的特性对晶体管的使用很重要，该二极管的参数可参见二极管的参数说明。

7MOSFET的选用

功率MOSFET的选用就是要考虑MOSFET的安全工作区。

功率MOSFET有两个安全工作区，一个是正偏安全工作区，还有一个是开关安全工作区。

一、正偏安全工作区FBSOA（Forward Biased Safe Operating Area）

图8所示阴影部分是MOSFET的正偏安全工作区。

图8  MOSFET的正偏安全工作区

该安全工作区定义了MOSFET在导通和关断时能够安全承受的最大漏极电压和漏极电流值。该区域是由MOSFET管的四条边界线来界定的。这四条曲线分别是漏极输出特性曲线的可变电阻区，也就是导通电阻，最大允许漏极电流IDM，漏-源击穿电压BUDS以及最大允许功率损耗PDM。

二、开关安全工作区SSOA（Swith Safe Operating Area）

功率MOSFET的开关安全工作区定义了功率MOSFET在开关过程中的参数极限范围。它是由最大允许峰值漏极电流IDM、漏-源击穿电压BUDS和最高结温TjM来确定的。

在该工作区域内，最关键的一点就是在使用时如何使MOSFET的实际最高结温降下来。而实际使用时的最高结温又与器件的热阻、开通损耗、关断损耗以及环境温度都有关系。实际使用时的结温可以按照下式来计算。

式中：结与外壳之间的热阻；

：MOS管工作时的开通占空比；

：MOS管工作频率；

：开通时单次损耗能量；

：关断时单次损耗能量；

：栅极电压；

：MOS管栅极储存电荷；

：外壳温度。

8MOSFET的驱动

功率MOSFET驱动电路有两个特点：

① 功率MOSFET是一种电压控制型器件，在功率MOS管导通后，栅极不再需要驱动电流。

② 功率MOS管的栅极输入端相当于一个容性网络，由于工作速度与驱动源的内阻抗相关，同一MOS管如果希望开关时间越短，则所需的驱动电流峰值越大。为了能提供大的峰值电流，就要求驱动源内阻抗小。如果开关时间相同，寄生电容越大，所需要的驱动电流也越大。

这两个特点决定了功率MOS管栅极驱动比较简单，用CMOS器件、TTL器件等均可以组成栅极驱动电路，在需要隔离时，也可以采用脉冲变压器或者光耦等作为隔离器件。

9MOSFET的并联使用

为了增大MOSFET的工作电流，可以把多个MOS管并联使用。由于MOS管的导通电阻RON的温度系数为正，因此在并联使用时漏极电流具有自动均流的作用。

功率MOSFET在并联使用时要注意以下几点：

① 在器件导通后，漏极电流的分配取决于RON，因此应该选取RON相差不大的器件并联，并且把并联器件安装在同一个散热器上。

② 在器件开通和关断瞬间，漏极电流的失配主要取决于开关时间，因此应该选取开关参数一致的器件并联。也可以在栅极上串联一个电阻，使并联器件的开关时间差异减小。为了消除寄生参数的影响，在结构设计时，应该使并联期间尽可能对称安装。

③ 影响开通过程和关断过程漏极电流分配的另外一个因素是开启电压UT和跨导。应该用图示仪选取开启电压和跨导一致的器件并联。

④ 功率MOS管在并联工作时更加容易发生振荡，这种振荡发生在开通和关断瞬间，并且器件的跨导越大越容易振荡。需要采取措施抑制这种振荡。

10使用注意事项

1. 防浪涌

栅-源极过电压保护。因为栅源间的阻抗很高，故漏源极之间电压的突变会通过极间电容耦合到栅极而产生相当高的UGS电压过冲（米勒效应）。这一电压会引起栅源极之间的氧化层的永久性损坏。如果在正方向的UGS瞬态电压，还会导致器件的误导通。为此要适当降低栅极驱动电压的阻抗，在栅源极之间并联阻尼电阻，或者并联约18V的齐纳二极管。特别要防止栅极开路工作。

漏源极之间的过电压保护。如果器件接感性负载，则在器件关断时，漏极电流的突变（di/dt）会产生比外电源还高的漏极电压过冲，导致器件的损坏。

为了防止器件损坏，最简单的防护办法是在感性负载上接入一个箝位二极管。二极管将箝置掉大部分瞬变电压，但不是全部。UDS将依然超过BUDS，超过的数值是二极管的正向恢复特性决定，二极管引线电感和寄生串联电感影响的总和，如图9所示。

图9

如果负载的串联电阻小于它的感抗，在MOSFET关断之后的一段时间内，简单的二极管箝位仍可允许电流通过负载和二极管环路而循环流动，产生振荡。当这种振荡电流太大，达到不可接收时，可把一个电阻串联到二极管上，但这会增加漏源极之间关断时的峰值。

用宽频带齐纳二极管漏源极之间的瞬变电压是另外一种简单而有效的办法。如图10所示。

图10

除了引线电感的效应之外，齐纳二极管击穿所需要的时间是可以忽略的。齐纳二极管将瞬态电压箝位在它的击穿电压范围之内。由于较慢的dUDS/dt引起的瞬态电压将完全被箝置掉，而由快的dUDS/dt引起的瞬态电压可能瞬时超过齐纳二极管击穿电压的值。显然，齐纳二极管的功率额定值应保证它能箝位能量完全耗散掉。

图11是一个RC箝位网络。电容在整个开关周期内维持几乎恒定的电压值，仅当瞬态过程时电容吸收能量，而在其余时间内把能量馈送给电阻。

图11

虽然这是一个通用的有效电路，但MOSFET的开关速度产生的瞬态可能太快以致于这种方法来不及对它进行衰减，如果 逆程电压在前50ns就达到峰值，则箝位二极管的正向恢复特性以及线路的杂散电感将削弱这个电路的保护效能。当齐纳二极管接入漏源端时，连线的长度应该足够短，齐纳二极管的响应速度应该快到足以吸收掉大部分瞬变电压。

另外一种保护功率MOSFET免受大的瞬变电压伤害的方法是使用图12所示的RC缓冲网络。虽然它也能有效的降低峰值漏极电压，但不如RC箝位电路那么有效。箝位电路只在发生瞬变过程才消耗能量，但RC缓冲电路在MOS管工作在稳态关断状态时也吸收能量。这种结构由于增加了漏源极之间的电容放电，也使导通时间变慢。

图12

2. 防过流

容性负载的突然接入和关断，均可能产生很高的冲击电流和电压，以致超过IDM的最大额定值，此时必须用电流互感器和控制电路使器件回路迅速断开。

在脉冲应用时，不仅要保证漏极电流的峰值不超过最大额定值，而且还要保证其有效值电流也不超过。

3. 防静电

由于功率MOS管具有极高的输入阻抗，因此在静电较强的场合，很容易引起栅极静电击穿。

为了防止静电击穿，应该注意以下几点：

① 在使用模块时，手持分装件时，请勿触摸驱动端子部份。

② 在用导电材料连接驱动端子的模块时，在配线未布好之前，请先不要接上MOS管。

③ 尽量在底板良好接地的情况下操作。

④ 当必须要触摸模块端子时，应戴上防静电手环，或先将人体或衣服上的静电用大电阻（106~109欧左右）接地进行放电后，再触摸。 

⑤ 在焊接作业时，焊机与焊槽之间的漏泄容易引起静电压的产生，为了防止静电的产生，请先将焊机处於良好的接地状态下。

4. 防寄生振荡

功率MOSFET具有很高的高频增益，由于存在栅源电容和栅极引线寄生电感，导致漏极和栅极之间耦合变强，容易产生振荡。特别是多个MOSFET的并联，栅极电容的成倍增加，更容易产生振荡。抑制这种振荡的措施主要有：

① 栅极串联一个低阻值的电阻，以适当降低增益。

② 栅极端套上铁氧体磁珠，以抑制进入栅极的杂散信号。

③ 尽量缩短外引线长度，避免采用使输出信号耦合到输入端的布线。

④ 由于MOSFET的漏极与管壳或者金属托片相连，而管壳与散热器之间一般情况下加有绝缘垫片，所以漏极和散热器之间存在电容。该电容可将MOSFET内部产生的寄生振荡和噪声辐射到外部，对邻近器件的性能产生影响。为此，应该设法降低漏极和散热器之间的电容，并且注意其它器件不要与散热器太靠近。

5. 防dV/dt损伤

当功率MOS管漏-源极之间的电压随时间变化率很大时，有可能导致器件功能丧失，甚至造成器件的破坏，这就是MOS管的dV/dt损伤问题。

影响MOSFET开关特性主要是寄生电容，同时寄生三极管和二极管对MOSFET开关性能也有很大的影响。

当MOS管处于截止状态或者由导通转向截止状态，在漏-源极之间产生很大的dVDS/dt。此dVDS/dt会使CDS充电，此充电电流在内部Rbe上的电压降超过寄生晶体管的b-e之间的门限电压，这样就可能导致寄生晶体管的导通；此dVDS/dt也会使漏-栅电容CDG通过其驱动电路充电，如果驱动电路内阻较大，充电电流在内阻上引起电压降，这个电压降如果超过了MOS管的开启电压UT时，MOS管也将产生误动作。这两种情况的误导通都会产生严重的后果。

为了提高器件的抗dVDS/dt能力，首先要选择高耐压的器件。其次要精心设计缓冲电路，降低电路的dVDS/dt，驱动电路应尽量减少输出阻抗，驱动电路到MOSFET的栅极引线应尽可能地短。

6. 体二极管

在功率MOSFET内部有一个寄生的体二极管，这个寄生二极管反向恢复时间较长，当MOSFET应用在较低频率的开关电源电路中，可以利用寄生二极管作为箝位二极管使用。当开关频率较高时，该体二极管的反向恢复时间远大于MOSFET本身的恢复时间，不能起到箝位作用，在桥式电路中，还可能在晶体管换流时引起桥臂短路，使开通的晶体管承受高应力而损坏。为了解决这个问题，可以采取以下措施：

① 延长MOSFET开通时间，以牺牲开通损耗换取体二极管的反向箝位。

② 减少栅极驱动电压的上升率，以抑制二极管的di/dt和dU/dt，使恢复电流减少。

③ 与MOSFET串联一个快恢复二极管，再与它们反并联一个快恢复二极管，消除体二极管的影响。

7. 降额设计

功率MOS管的降额设计可参见GJB/Z 35-93《元器件降额准则》。

一般晶体管的性能指标从反向电压、电流、功率来降额，如表1所示。

表1  晶体管反向电压、电流、功率降额准则

       2） 适用于功率MOSFET的栅－源电压降额。

另外，晶体管还要对最高结温进行降额。

    晶体管最高结温的降额，根据晶体管相关详细规范给出的最高结温Tjm而定，降额后的最高结温见表2。

表2  晶体管最高结温降额准则（单位：℃）

功率MOS管一般需要安装在散热器进行散热，为了减小MOS管与散热器界面之间的热阻，必须对MOS管的散热器进行合理的安装。

在安装时，MOS管与散热器之间应该有较大的配合表面；安装孔的直径不得大于螺栓直径的0.4mm；钻孔或冲孔应该清洁，无毛边、无毛刺、无隆起物，而且孔应该切一个最大半径为0.25mm的倒角。

即使采取以上的措施，表面也不会是完全平滑的。交界面还是只有有限点接触。为了更进一步降低热阻，可以在散热器和MOS管的安装面填充硅脂。

现在MOS管的安装趋势是采用夹具直接将MOS管压紧在散热器上，这种安装方式也要保证MOS管与散热器界面之间的良好接触。

在MOS管的安装中要注意管腿的安装内应力。这个应力可能导致MOS内部出现裂片、芯片与安装面脱离、引线脱落等故障。推荐的工艺方式是先安装后焊接。

11主要封装形式

MOSFET的封装有一定的通用性，以下以IR公司的封装结构为例。

MOSFET 的主要封装形式(资料源自IR公司)

1IR公司

IR公司MOSFET产品的命名没有规定的方式。

IR公司MOSFET相关产品见下面的文件: MOSFET产品-IR。

IR公司网页为：http://www.irf.com/

2IXYS公司

IXYS公司MOSFET产品和其它功率器件一起命名。其命名方式按照芯片、模块和单元三种分类来单独命名。

a. 按芯片分类来命名

b. 按模块分类来命名

c. 按单元分类来命名

IXYS公司MOSFET相关产品见下面的文件：

MOSFET产品1-IXYS

MOSFET产品2-IXYS

MOSFET产品3-IXYS

MOSFET产品4-IXYS

IXYS公司网页：http://www.ixys.com/

3APT

APT公司MOSFET命名方式如下：

APT公司MOSFET有MOSV和和 MOS7两种工艺方式。其相关产品见下面的文件：

MOSV产品：MOSFET产品1-APT

MOS7产品：MOSFET产品2-APT

APT公司网页为：http://www.advancedpower.com/

13参考书目

本文主要参考书目:

1 丁道宏 主编  《电力电子技术》  航空工业出版社  1999年8月

2 史平君 主编  《实用电源技术手册——元器件分册》 1999年1月

3 张占松  蔡宣三 编  《开关电源的原理与设计》  电子工业出版社  1998年6月

3 邓永孝  田锡进 编  《电子元器件使用可靠性指南》  微机发展编辑部

4 庄奕琪 主编  《微电子器件应用可靠性技术》 1996年5月

5 GJB/Z 35－93  《元器件降额准则》