实验七 锁相环鉴相器

1、实验目的

1.加深锁相环工作原理的理解；

2.了解用4046集成电路实验频率解调的原理并熟悉其方法；

3.掌握锁相环鉴频的测试方法。

2、实验原理

1.锁相环的组成

锁相环路简称PLL，能够完成两个电信号相位同步，由鉴相器（PD）、压控荡器（VCO）和低通滤波器（LPF）三个基本电路组成。鉴相器检测输入信号和输出信号的相位差，并将检测出的相位差信号转换为Uo电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压Uc，对振荡器输出信号的频率实施控制。

2.锁相环在调频和解调中的应用

当载波信号的频率与锁相环的固有振荡频率ω0相等时，压控振荡器输出信号的频率将保持ω0不变。若压控振荡器的输入信号除了有锁相环低通滤波器输出的信号uc外，还有调制信号ui，则压控振荡器输出信号的频率就是以ω0为中心，随调制信号幅度的变化而变化的调频波信号，工作原理图如图1：

图1.锁相环调频原理图

调频信号返回鉴相器再经低通滤波器，输出即得解调信号，工作原理图如图2：

图2.锁相环解调原理图

3、实验结果

1.仿真原理图如图3，输入载波信号V1为1V（10Hz）、调制信号V2为12mv（1kHz），观察PLL输出调频波形如图4。

图3.调频仿真原理图

图4.调频波

2.解调仿真原理图如图5，观察到解调波形如图7。

图5.解调仿真原理图

图6.锁相环解调调频波参数设置

图7.解调