一. 单选. (共 17 小题,76 分) |
1. A .十二进制计数器 B .十进制计数器 C .九进制计数器 D .十一进制计数器 学生答案: B |
分数:8 得分:8.0 |
2. A .4位二进制同步加法计数器 B .4位二进制同步减法计数器 C .4位二进制异步加法计数器 D .4位二进制异步减法计数器 学生答案: C |
分数:8 得分:8.0 |
3. 设主从JK触发器的初始状态为0,CP、J、K信号如图所示,其正确的触发器Q端的波形( )。 A . B . C . D . 学生答案: D |
分数:8 得分:8.0 |
4. 用两个半加器和一个或门构成一全加器,其正确的设计的表达式为()。 A . B . C . D . 学生答案: C |
分数:8 得分:8.0 |
5. 应用74151实现如下的逻辑功能:Y=(A⊙B)⊙C,正确的连线电路为() A . B . C . D . 学生答案: B |
分数:8 得分:8.0 |
6. 用译码器74138和适当的逻辑门实现函数 ,正确的连线电路为( ) A . B . C . D . 学生答案: A |
分数:8 得分:8.0 |
7. A . B . C . D . 学生答案: D |
分数:8 得分:8.0 |
8. 在同步计数器中,各触发器状态改变时刻( ) A .相同 B .不相同 C .与触发器有关 D .与电平相同 学生答案: A |
分数:2 得分:2.0 |
9. 单稳态触发器可作( ) A .产生正弦波 B .延时 C .构成D触发器 D .构成JK触发器 学生答案: B |
分数:2 得分:2.0 |
10. 用555定时器构成单稳态触发器,其输出脉宽为() A .0.7RC B .1.1RC C .1.4RC D .1.8RC 学生答案: A |
分数:2 得分:2.0 |
11. A .L=(A+B)·C B .L=AB+C C .L=(A+B)·C D . 学生答案: B |
分数:2 得分:2.0 |
12. A .与非门 B .或非门 C .异或门 D .同或门 学生答案: B |
分数:2 得分:2.0 |
13. 指出下列各式中哪个是四变量A,B,C,D的最小项( ) A .ABC B .A+B+C+D C .ABCD D .A+B+D 学生答案: C |
分数:2 得分:2.0 |
14. 一个四位并行加法器T693的输入端输出端的个数为() A .4入4出 B .8入4出 C .9入5出 D .8入5出 学生答案: B |
分数:2 得分:2.0 |
15. 三输入八输出译码器,对任一组输入值其有效输出个数为() A .3个 B .8个 C .1个 D .11个 学生答案: C |
分数:2 得分:2.0 |
16. 引起组合逻辑电路竞争与冒险的原因是( ) A .逻辑关系错 B .干扰信号 C .电路延时 D .电源不稳定 学生答案: C |
分数:2 得分:2.0 |
17. 逻辑函数F=AB+AB和G=A + B满足( )关系。 A .F=G‘ B .F=G C .F‘=G‘ D .F‘= G‘ 学生答案: A |
分数:2 得分:2.0 |
二. 判断. (共 12 小题,24 分) |
18. D/A转换器的位数越多,转换精度越高。 是() 否() 学生答案:是 |
分数:2 得分:2.0 |
19. 单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比。 是() 否() 学生答案:否 |
分数:2 得分:2.0 |
20. 是() 否() 学生答案:否 |
分数:2 得分:2.0 |
21. JK触发器只要J,K端同时为1,则一定引起状态翻转。 是() 否() 学生答案:否 |
分数:2 得分:2.0 |
22. 二进制译码器相当于是一个最小项发生器,便于实现组合逻辑电路。 是() 否() 学生答案:是 |
分数:2 得分:2.0 |
23. 二进制并行加法器中,采用先行进位的目的是简化电路结构。 是() 否() 学生答案:否 |
分数:2 得分:2.0 |
24. 是() 否() 学生答案:否 |
分数:2 得分:2.0 |
25. 组合逻辑电路没有记忆功能。 是() 否() 学生答案:是 |
分数:2 得分:2.0 |
26. 因为逻辑表达式A+B+AB=A+B成立,所以AB=0成立。 是() 否() 学生答案:否 |
分数:2 得分:2.0 |
27. TTL OC门(集电极开路门)的输出端可以直接相连,实现线与。 是() 否() 学生答案:是 |
分数:2 得分:2.0 |
28. 若两个函数具有不同的逻辑函数式,则两个逻辑函数必然不相等。 是() 否() 学生答案:否 |
分数:2 得分:2.0 |
29. 是() 否() 学生答案:是 |
分数:2 得分:2.0 |