一种新型的全数字锁相环

【论文摘要】该文提出了一种实现全数字锁相环的新方法。在基于该方法实现的全数字锁相环中，一种数字比例积分控制的设计结构取代了传统的一些数字环路滤波控制方法。通过线性近似，该文推导出该锁相环系统的数学模型，并进一步对该系统的局部动态特性进行了讨论。理论分析表明这种新型的全数字锁相环具有很宽的锁相范围，并且在不同被锁频点的局部范围内都具有相同的稳定形式，锁相跟踪达到稳定的时间与被锁信号的周期成正比。由于充分利用了鉴相脉冲宽度所包含的相位误差信息，同时又引入了积分控制，使锁相环的跟踪响应速度得到提高。仿真实验进一步验证了理论分析的结论。该文锁相环采用数字电路方式实现，其性能可以通过比例和积分控制参数进行调节，因而简化了设计过程，便于应用在电机调速系统、有源滤波器和静止无功补偿器等领域。

1  引言

    信号锁相技术广泛应用于自动化控制等领域。利用该技术可以产生同步于被锁输入信号的整数倍频或者分数倍频的输出控制信号。锁相环的基本结构是由鉴相、环路滤波、可控振荡器和M倍分频等模块组成的一个反馈环路，如图1所示。输入的被锁信号首先与同步倍频信号经过M倍分频后产生的锁相信号进行鉴相处理，输出相位误差信号。环路滤波模块通常具有低通特性，它将相位误差信号转化为稳定的控制信号，从而控制可控振荡器模块，产生稳定的频率信号输出。这个频率信号就是所需的同步倍频信号。如果整个反馈环路锁相稳定，锁相环输出的同步倍频信号的频率就是其输入的被锁信号频率的M倍。假如被锁信号在输入鉴相模块之前又先被分频了L倍，则锁相获得的同步倍频信号的频率就是被锁信号频率的M/L倍。

    随着通信和控制向数字化方向发展，需要采用数字方式实现信号的锁相处理。然而，设计全数字锁相环存在许多问题[1]。首先，由于在全数字的锁相环中，各种模拟电平信号变成了方波脉冲或者离散数据的形式，而且数字控制的振荡信号源不再具有类似于模拟压控振荡器的近似线性特征，这使得数字锁相系统难以设计和分析。其次，传统的数字锁相系统仍然希望通过采用具有低通特性的环路滤波，从而获得稳定的振荡控制数据。但是，在基于数字逻辑电路设计的锁相环系统中，利用逻辑算法实现低通滤波是比较困难的。于是，出现了一些脉冲序列低通滤波计数电路，其中最为常见的是“N先于M”环路滤波器[2,3]。这些电路通过对鉴相模块产生的相位误差脉冲进行计数运算，获得可控振荡器模块的振荡控制参数。脉冲序列低通滤波计数方法是一个比较复杂的非线性处理过程，难以进行线性近似，所以无法采用系统传递函数的分析方法确定锁相环中的设计参数，以及进一步分析锁相性能。此外，有一些数字鉴相方法产生的相位误差脉冲，不仅能反映被锁信号和锁相信号之间的频率差别，还能够利用脉冲宽度反映信号的相位差距。“N先于M”环路滤波方法只对相位误差脉冲的个数进行计数，而没有利用脉宽与相位误差的关系，因此降低了锁相性能。锁相系统包括三个重要的性能指标：锁相范围、锁相速度和稳定性。已有数字锁相系统中的设计参数不能实现这三个性能指标的解耦控制和分析，使性能要求相互制约，无法满足较高的应用需要。

    鉴于上述原因，本文提出了采用具有比例积分特性的数字控制方法来实现环路滤波[4]，从而得到一种新型的全数字锁相环。本文第2部分给出了这种锁相环的具体结构，该结构是可以基于数字逻辑电路实现的。在锁相环中应用比例积分控制不仅能够使锁相系统有效地工作，而且通过线性化近似手段，可以定量地计算锁相环的设计参数、评估锁相性能。本文第3部分从理论上对此进行解释。本文第4部分采用MATLAB软件对这个锁相系统进行仿真实验。

2  锁相环的构成

2.1  鉴相与可控振荡器

    作为一个完整的数字锁相环系统，鉴相模块和可控振荡器的选择和设计对于锁相性能是十分重要的。本文讨论的锁相环采用了图2所示的具有双触发结构的鉴相器[1]。这种信号鉴相器可以依据两个输入信号sig和spll的上升沿判断产生出两个相位误差信号up和down。相位误差信号up和down利用其负脉冲信号的出现反映两个输入信号的频率高低，而且负脉冲的宽度也可以反映被锁信号sig和锁相信号spll之间的相位差。

    数字控制的振荡器一般采用对固定频率的时钟信号进行分频的方法。为了提高输出信号的频率控制精度，减小锁相环输出信号的相位抖动，可以选择具有小数分频方法实现的数字控制振荡器，其原理结构如图3所示[5,6]。 

    这种振荡分频方法首先将输入的控制参数N分解为二进制长度为k的低位部分NL和其余的高位部分NH。参数NL输入到一个k位加法器中，输出信号sdco反馈回来作为这个加法器的时钟控制信号。在信号sdco的控制下，数据NL与加法器当前输出的求和数据进行累加，并再次更新加法器的求和输出。同时加法器依据求和计算中的数据溢出状态产生一个进位信号。这个进位信号将进一步控制一个可控的计数分频器的工作，使计数分频器依据进位信号选择对固定频率的时钟信号clk1进行NH倍或者NH+1倍的分频。最终，可控振荡器输出的信号sdco将作为锁相环中的同步倍频信号。

2.2  比例积分方法实现的锁相控制

    本文采用了比例积分方法替代传统锁相系统中的环路滤波，用以产生可控振荡器模块的控制参数N。本方法的基本原理是将鉴相模块鉴别出的相位误差大小乘以一定的比例系数从而产生一个比例控制参数NP，同时对相位误差大小进行积分，并在积分系数的调节下产生一个积分控制参数NI。类似于通常的比例积分控制算法，比例控制参数NP和积分控制参数NI还将受到一定的限幅约束。最后，取比例和积分控制参数的和NP+NI作为最终的振荡器控制参数N。该控制方法应用于锁相环中的实现结构如图4所示。

    在比例积分方法实现锁相控制的原理框图中，由图2的鉴相模块产生的相位误差信号up的负电平有效信号将被工作时钟clk2调制为一组减计数脉冲序列。同理，相位误差信号down的负电平有效信号将被工作时钟clk2调制为一组增计数脉冲序列。在比例控制通路中，增减脉冲首先要经过比例脉冲分频，分别得到比例增脉冲和比例减脉冲。假设比例脉冲分频的倍数为PG，它可以用来调节锁相控制的比例系数。然后，在比例增减脉冲信号控制下，比例增减计数模块在没有达到最大阈值NPmax时，每接收一个比例增脉冲就计数增1；同时，在没有达到最小阈值NPmin时，每接收一个比例减脉冲就计数减1。比例增减计数过程还受到被锁信号sig的清零控制。比例增减计数模块在被清零之前获得的计数值将被存储到数据锁存模块中，数据锁存模块输出的结果就是比例控制参数NP。在积分控制通路中，增减脉冲也要先经过积分脉冲分频，得到积分增减脉冲信号。这个积分分频的倍数IG用以修改锁相控制的积分系数。然后，积分增脉冲和积分减脉冲输入积分增减计数器。积分增减计数模块在没有达到最大阈值NImax时，每接收一个积分增脉冲就计数增1；在没有达到最小阈值NImin时，每接收一个积分减脉冲就计数减1。积分增减计数的输出结果成为积分控制参数NI。比例和积分通路各自产生的控制参数NP和NI最后被加在一起，得到锁相环的振荡器控制参数N。

3  锁相环性能的理论分析

3.1 锁相环的数学模型

    对应于图1的锁相环系统的数学模型可以用图5表示。

其中 θsig(s)为输入锁相环的被锁信号sig的相位；θsdco(s)为锁相环输出的同步倍频信号sdco的相位；θspll(s)为信号sdco经M倍分频后得到的锁相信号spll的相位；Kpd、Kc、Kdco和Kn分别为鉴相模块、锁相控制模块、可控振荡模块和分频模块的传递函数。

    对于分频模块，由于分频倍数是M，所以其传递函数为一个常数，即

    设被锁信号sig的频率是Fsig，比例积分锁相控制前端的调制处理过程所用的时钟信号clk2的频率为Fclk2。如果鉴相模块输出2π的相位误差，则相位误差信号经过锁相控制前端的调制后，将得到Fclk2/Fsig个增减脉冲。而且依据鉴相的逻辑和增减脉冲的产生逻辑，当被锁信号sig的相位超前于锁相信号spll的相位时，鉴相模块的输出信号up产生有效的负电平脉冲，此时调制处理输出的是减脉冲；同理，当被锁信号sig的相位落后于锁相信号spll的相位时，调制处理输出增脉冲。据此，如果进行线性化近似，鉴相模块和调制处理模块的工作特性可以一起用一个传递函数表达为

    进一步考察前述比例积分控制模块的工作原理，并且忽略延时和限幅影响，则比例控制产生的比例控制参数与每个被锁信号周期中所检测出的相位误差增减脉冲的个数成正比，这个比例系数就是

    这样，式(3)就可以近似看作比例控制的传递函数。而积分控制过程是以IG-1的比率对每个被锁信号周期中的增减脉冲进行累计，所以积分模块的近似传递函数为

    依据图3所示的可控振荡模块的工作原理，该可控振荡模块产生的同步倍频信号sdco的频率Fsdco与固定时钟信号clk1的频率Fclk1的关系是 

锁相控制模块产生的控制参数N和可控振荡模块输出的相位θsdco(s)是反比例的非线性关系，所以无法分析锁相环系统整体的传递函数性能。

3.2  锁相系统的局部动态数学模型

    由于可控振荡模块显著的非线性特征，所以先进一步分析本系统在接近锁相稳定时的局部动态特性。图5中的3个相位变量θsig(s)、θsdco(s)和θspll(s)如果相应改变为局部扰动量θsig(s)、θsdco(s)和θspll(s)，就可以得到本系统的局部动态数学模型的形式。在局部动态模型中，鉴相、锁相控制和分频模块的传递函数Kpd、Kc和Kn保持不变，而可控振荡模块的传递函数等于相位θsdco(s)关于其输入控制参数N的变化率，即

由式(1)、(2)、(5)和(8)就可以得到本文提出的数字锁相系统的局部动态数学模型的传递函数Hdpll(s)。利用系统在锁相稳定时被锁信号频率Fsig等于锁相信号频率Fspll的性质来化简传递函数，最终可以得到

    依据式(9)，Hdpll(s)是一个二阶系统的传递函数形式，此式的分母部分决定了锁相系统的局部性能。进一步将其分母表示为

3.3  锁相环系统性能的理论分析

    首先，依据式(9)，系统局部动态模型的传递函数Hdpll(s)有两个负实极点，所以该锁相系统是局部稳定的。也就是说，虽然没有采用低通滤波，但是比例积分控制产生的振荡控制参数N具有局部收敛的特性。

    其次，考察式(10)和(11)给出的自然频率ωn和阻尼系数ξ的形式。如果在锁相系统的设计中确定了参数K12、M、k、IG和PG，则自然频率ωn将与被锁信号频率Fsig成正比，而阻尼系数ξ具有确定的数值，即ξ与被锁信号状态无关。一方面，依据自动控制理论，二阶系统的阻尼系数ξ决定了系统达到稳定的响应形式；而当阻尼系数ξ固定后，二阶系统的自然频率ωn决定了系统达到稳定的速度。据此，由于本锁相系统在不同的被锁频点具有相同的阻尼系数，所以在被锁频点的局部范围内锁相跟踪过程将以相同的形式达到稳定。另一方面，由于自然频率ωn与被锁信号频率Fsig成正比，这说明本文锁相环从被锁信号频率附近出发开始跟踪被锁信号，到锁相趋于稳定所需的时间与被锁信号的周期成正比。所以可以得出结论：当被锁信号的频率范围较宽时，本文锁相环系统在不同的被锁频点的局部范围内都具有一致的锁相速度和稳定性。这一特性要优于已有的数字锁相系统。

    最后，从定性角度分析本锁相系统的整体特性。由于比例积分控制模块采用了具有快速变化能力的积分控制环节，即使锁相信号和被锁信号之间的频率差别比较大，积分环节的作用仍然能提高控制参数N的调整速度，使系统快速锁相跟踪上输入的被锁信号。所以本系统在宽的频率范围内锁定输入信号时，从整体动态特性上也具有快速的响应速度。

4  仿真实验

    依据本文第2部分描述的锁相环的构成，基于MATLAB软件编程，本文实现了各个部件的功能逻辑，并以固定的时间步长对系统的运行过程进行了仿真。所仿真的锁相系统的设计参数如下：被锁信号的输入频率范围是从850Hz到12kHz；锁相环中的分频倍数M=40；数字控制振荡模块的二进制小数分频控制位数k等于4；数字控制振荡模块的固定时钟信号clk1的频率Fclk1为8MHz；比例积分控制中调制处理的工作时钟clk2的频率Fclk2也选择8MHz，于是式(9)中的K12等于1；比例增减计数的最大阈值取NPmax=255，最小阈值取NPmin=-255；积分增减计数的最大阈值取NImax=3840，最小阈值取NImin=256。

    仿真实验选取了不同的PG和IG参数值。图6和图7给出了锁相环锁定一个从3kHz跳变到6kHz的输入信号sig的时候，锁相信号spll的频率跟踪曲线。输入信号sig中还包含有1％强度的频率噪声。信号瞬时频率采用了对脉冲信号上升沿的间隔时间求倒数的计算方法。图6给出了当固定PG=5，IG分别取15、25、50时，锁相信号spll和被锁信号sig的瞬时频率随时间的变化过程；图7给出当固定IG=25，PG分别取3、5、10时，锁相信号spll和被锁信号sig的瞬时频率随时间的变化过程。

    由图6和图7的仿真结果可以看到，当输入被锁信号sig的频率发生突变时，本锁相系统的控制环路随即发生变化，在比例积分控制下锁相信号spll的频率将逐步接近被锁信号的频率。由于本系统中存在的延时环节及限幅等非线性环节，所以开始的频率跟踪曲线并不平滑。当锁相信号spll的频率接近被锁信号sig的频率后，对于不同的PG和IG数值，锁相环都将逐渐跟踪锁相上被锁信号。而且，锁相过程的局部跟踪特性同式(10)和(11)计算出的自然频率ωn和阻尼系数ξ所确定的二阶系统的变化规律是相符的。 

    图8的仿真曲线反映了选定PG=5，IG=25后，如果被锁信号sig在0.012s时刻从3kHz跳变到6kHz，然后又在0.022s时刻跳变回3kHz，此时的锁相信号spll的频率跟踪过程。仿真结果进一步说明，在被锁信号sig跳变到不同的频率时，在这个频率附近的锁相跟踪过程的收敛形式是一样的，而且当选定参数PG=5和IG=25时，不论sig跳变到什么频率，基本上在20个被锁信号周期以内，锁相信号spll就可以跟踪上被锁信号sig。

5  结论

    本文给出了基于比例积分控制的一种新型的全数字锁相环。该锁相环具有比较简单的原理结构，易于采用数字逻辑实现。在理论分析的基础上，本文建立了该锁相环中的两个主要设计参数PG和IG与系统的自然频率ωn和阻尼系数ξ之间关系的数学描述，从而可以依据具体的设计要求定量地计算该参数，简化了数字锁相环的设计。本锁相控制方法中首先对鉴相产生的相位误差信号进行了调制处理。在所获得的增减脉冲信号中，脉冲的个数就表征了相位误差信号的脉冲宽度，从而反映了被锁信号和锁相信号之间的瞬时相位差。对于鉴相信息的充分利用使本数字锁相系统在锁相速度和稳定性上优于已有的采用脉冲序列低通滤波计数方法实现的数字锁相系统。理论分析表明，本锁相系统在不同的被锁频点具有相同的阻尼系数，在被锁频点的局部范围内锁相跟踪过程将以相同的形式达到稳定。同时，积分控制的引入加快了锁相环的调整速度，使本锁相系统特别适合于大范围的频率跟踪。仿真实验的结果与理论分析的结论是一致的。该锁相环可以用于STATCOM(静止同步补偿器)[7]，电机调速系统和有源滤波器，为这些控制系统提供快速、稳定、高精度的同步信号。 

参考文献

[1]    Dr. Roland E Best．Phase-Locked loops: Theory, Design, and Appli-cations [M]．New York：McGraw-Hill，1984

[2] William C Lindsey, Chak Ming Chie．A survey of digital phase-locked loops [J]．Proceedings of the IEEE，1981，69（4）：410-431.

[3] Stephen M Walters, Terry Troudet．Digital phase-locked loop with jitter bounded[J]．IEEE Transactions on Circuits and Systems，19，36（7）：980~986

[4] Shayan Y R， Le-Ngoc T．All digital phase-locked loop: concepts, design and applications [J]．IEE Proceedings，19，136（1）：53-56.

[5] Fumiyo Sato