2009级期终考试

    　课程名称：  计算机组成原理         适用专业年级： 计算机2009级期终考试 

   　 考生学号：                         考生姓名：                  　　 

…………………………………………………………………………………………………………………

一．单项选择题，从供选择的答案中选出正确的答案，并将标号写在答题册中(每小题 1分，共10分)。

1．算术 / 逻辑运算单元74181ALU可完成______。c

A  16种算术运算功能

B  16种逻辑运算功能

C  16种算术运算功能和16种逻辑运算功能

   D  4位乘法运算和除法运算功能

2．变址寻址方式中，操作数的有效地址等于______。c

A  基值寄存器内容加上形式地址（位移量）

B  堆栈指示器内容加上形式地址（位移量）

C  变址寄存器内容加上形式地址（位移量）

D  程序记数器内容加上形式地址（位移量）

3. 主存储器和CPU之间增加高速缓冲存储器的目的是（  ）。

　　  A．解决CPU和主存之间的速度匹配问题　　B.扩大主存储器的容量

　　  C.扩大CPU中通用寄存器的数量　　       D.既扩大主存容量又扩大CPU通用寄存器数量

4. 在定点二进制运算器中，减法运算一般通过_____来实现。

A  原码运算的二进制减法器

B  补码运算的二进制减法器

C  原码运算的十进制加法器

   D  补码运算的二进制加法器

5. CRT的分辨率为1024×1024像素，像素的颜色数为256，则刷新存储器的容量为______。

    A  512KB      B  1MB      C  256KB      D  2MB

6. 为了便于实现多级中断，保存现场信息最有效的办法是采用______。

   A  通用寄存器    B  堆栈      C  存储器      D  外存

7. 双端口存储器在_____情况下会发生读/写冲突。

     A. 左端口与右端口的地址码不同

     B. 左端口与右端口的地址码相同

     C. 左端口与右端口的数据码不同

     D. 左端口与右端口的数据码相同

8. 微程序控制器中，机器指令与微指令的关系是_____。

  A. 每一条机器指令由一条微指令来执行

  B. 每一条机器指令由一段微指令编写的微程序来解释执行

  C. 每一条机器指令组成的程序可由一条微指令来执行

  D. 一条微指令由若干条机器指令组成

9. 某机器采用四体交叉存储器，今执行一段小循环程序，此程序存放在存储器的连续地址单元中。假设每条指令的执行时间相同，而且不需要用到存储器存取数据，在下面两种情况下（执行指令数相等），程序运行时间之比大约为 。

    （1）循环程序由6条指令组成，重复执行80次;

    （2）循环程序由指令组成，重复执行60次。

       A4:3     B  l:2      C  2:1     D  3:4

10. 在为确定下一条微指令的地址，通常采用断定方式，其基本思想是______。

A.用程序计数器PC来产生后继微指令地址

B.用微程序计数器μPC来产生后继微指令地址

C.通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址

       D.通过指令中指定一个专门字段来控制产生后继微指令地址

二．填空题，将适合填入以下各题下划线处的内容写在答题册中(每个空1分，共15分)

1. 按IEEE754标准，一个浮点数由_____，阶码E ，尾数m 三部分组成。

2. 主存与cache的地址映射有_____，______，______三种方式。

3. 某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的，控制存储器至少应能存放      条微指令。

4.冯 诺依曼型计算机的工作原理是         。

5.相容性的微操作是指                     。 

6. 微指令周期是指                      。

7. 已知cache 命中率 H=0.98，主存的存取周期是cache 的四倍，以知主存存取周期为200ns，则 cache/主存的平均访问时间是      。

8.磁盘的面密度是指                  。 

9.一条指令的结构由        和         组成。

10. 选择型DMA控制器在______上可以连接多个设备，而在______上只允许连接一个设备，适合于连接_____设备。

三．名词解释（每题1分，共5分）

1. 程序计数器

2. 相对寻址

3. CPU流水线中的资源相关

4. LRU算法

5. 主存的存储周期

四．简答题(每小题5分，共25分)

1. 简述单级中断的处理流程以及单级中断和多级中断的区别

2. 简述DRAM两种刷新方式的工作原理和特点

3. 微程序控制器主要由哪几部分构成?说明各部分的功能。

4. 说明总线的集中式仲裁的三种方式的工作原理和各自的特点。

5. 指令格式如下所示。OP为操作码字段，试分析指令格式特点。

    31    26            22         18  17         16  15            0 

五 判断改错题(本大题共5小题，每小题2分，共10分)针对各小题的题意，如有错则需改正其结论中的错误。

1.为了实现兼容，新设计的RISC,是从原来CISC系统的指令系统中挑选一部分实现的。

2.显示适配器中的显示缓冲存储器用于存放显示器将要向CPU输入的信息。 

3.多体交叉存储器是用地址码的高位字段经过译码选择不同的模块。

4.Cache和主存是统一编址的。

5.对于位加减逻辑运算，采用CLA部件实现三级先行进位逻辑只需要16个74181。 

六．计算和设计题(35分)

1. 设有两个浮点数x=2Ex×Sx，y=2Ey×Sy，Ex=(-10)2,Sx=(+0.1001)2,Ey=(+10)2,Sy=(+0.1011)2。若尾数4位，数符1位，阶码2位，阶符1位，求x+y=？并写出运算步骤及结果。(7分)

2已知X=-0.01111，Y=+0.11001，求[X]补，[-X]补，[Y]补，[-Y]补，X+Y=？，X-Y=？（用变形补码计算，并说明结果是否出现溢出）。（6分）

3 如下图所示的CPU逻辑框图中，有两条的总线和两个的存储器。已知指令存储器IM最大容量为16384字（字长18位），数据存储器DM最大容量是65536字（字长16位）。各寄存器均有“打入”(Rin)“送出”(Rout)控制命令，但图中未标出。（8分）

（1）指出下列寄存器的位数：

程序计数器PC，指令寄存器IR，累加器AC0、AC1，通用寄存器R0～R3，指令存储器地址寄存器IAR,，指令存储器数据存储器IDR，数据存储器地址寄存器DAR，数据存储器数据寄存器DDR。（3分）

(2) 设机器指令格式为    

17      13 12         0

4 某计算机的主存地址空间大小为256 MB，按字节编址。指令Cache和数据Cache分离，均有8个Cache行，每个Cache行大小为 B，数据Cache采用直接映射方式。现有两个功能相同的程序A和B，其伪代码如下所示： 

假定int类型数据用32位补码表示，程序编译时i, j, sum均分配在寄存器中，数组a按行优先方式存放，其首地址为320（十进制数）。请回答下列问题，要求说明理由或给出计算过程。（5分）

（1）若不考虑用于Cache一致性维护和替换算法的控制位，则数据Cache的总容量为多少？（2分）

（2）数组元素a[0][31]和a[1][1]各自所在的主存块对应的Cache行号分别是多少（Cache行号从0开始）？（2分）

 (3）程序A和B的数据访问命中率各是多少？哪个程序的执行时间更短？（1分）

5有一个1024K×16位的存储器，由512K×4位的DRAM芯片构成（5分）。问： (1) 总共需要多少DRAM芯片? （2分） (2) 设计此存储体组成框图。（3分）

6已知 x= 0.11101, y=–0.10011，计算[x*y]补和其真值（要求有补码直接乘法的算式）（4分）