数电试题及答案

一、单项选择题（每小题2分，共24分）

1、8421BCD码01101001.01110001转换为十进制数是：（  C   ）

A：78.16             B：24.25             C：69.71             D：54.56

2、最简与或式的标准是：（   C  ） 

A：表达式中乘积项最多，且每个乘积项的变量个数最多    B：表达式中乘积项最少，且每个乘积项的变量个数最多

C：表达式中乘积项最少，且每个乘积项的变量个数最少    D：表达式中乘积项最多，且每个乘积项的变量个数最多

3、用逻辑函数卡诺图化简中，四个相邻项可合并为一项,它能：（   B  ） 

A：消去1个表现形式不同的变量，保留相同变量

B：消去2个表现形式不同的变量，保留相同变量

C：消去3个表现形式不同的变量，保留相同变量                          表1

D：消去4个表现形式不同的变量，保留相同变量

A：A⊕B⊕C                                   

B：AB + BC 

C：AB + BC 

D：ABC（A+B+C）

5、函数F(A，B，C)=AB+BC+AC的最小项表达式为：（   B  ）

A：F(A,B,C)=∑m（0，2，4）               

B：F(A,B,C)=∑m（3，5，6，7）

C：F(A,B,C)=∑m（0，2，3，4）            

D：F(A,B,C)=∑m（2，4，6，7）

6、欲将一个移位寄存器中的二进制数乘以（32）10需要（   C  ）个移位脉冲。

A：32                 B： 10                 C：5                 D： 6

7、已知74LS138译码器的输入三个使能端（E1=1，E2A=E2B=0）时，地址码A2A1A0=011，则输出Y7 ～Y0是：（  C   ） 

A：11111101           B：10111111             C：11110111          D：11111111

8、要实现，JK触发器的J、K取值应是：（    D ） 

A：J=0，K=0          B：J=0，K=1            C：J=1，K=0          D：J=1，K=1

9、能够实现线与功能的是：（   B  ）

A： TTL与非门       B：集电极开路门         C：三态逻辑门        D： CMOS逻辑门

10、个四位串行数据，输入四位移位寄存器，时钟脉冲频率为1kHz，经过（　B   ）可转换为4位并行数据输出。

A：8ms               B：4ms                  C：8µs               D：4µs

11、表2所列真值表的逻辑功能所表示的逻辑器件是：（  C  ）                           表2

A：译码器

B：选择器

C：优先编码器

D：比较器

12、 图1所示为2个4位二进制数相加的串接全加器逻辑电路图，运算后的C4S4S3S2S1结果是：（   A  ）

A：11000

B：11001

C：10111

D：10101

图1

三、填空题（每小题1分，共20分）

1、逻辑代数的三种基本运算规则  代入定理  、  反演定理  、  对偶定理。 

2、逻辑函数的描述方法有 逻辑真值表 、  逻辑函数式 、  逻辑图  、 波形图  、 卡洛图  等。

5、Y= ABC+AD+C 的对偶式为YD=（A+B+C）                     。

7、若用触发器组成某十一进制加法计数器 4 个触发器，有5无效状态

9、图2所示电路中，74161为同步4位二进制加计数器，为异步清零端，则该电路为    六    进制计数器。

10、图3所示电路中触发器的次态方程Qn+1为        。 

图2                                 图3  

四、分析题（）

1、分析用图4（a）、（b）集成十进制同步可逆计数器CT74LS192组成的计数器分别是几进制计数器。CT74LS192的CR为异步清零端（高电平有效），为异步置数控制端（低电平有效），CPU、CPD为加、减计数脉冲输入端（不用端接高电平），和分别为进位 和借位输出端。（分）

               图4 (a)                             图4 (b)

3、试画出图5所示电路在CP、信号作用下Q1、Q2、Q3的输出电压波形，并说明Q1、Q2、Q3输出信号的频率与CP信号频率之间的关系。（分）

图5

五、设计题（）

1、用74LS161设计一个10进制计数器。 （1）同步预置法，已知S0＝0001。（2）异步清零法。（）

2008  ~ _2009_学年第  二   学期 《数字电子技术基础》  课程试卷

标准答案及评分标准    A(√)卷         

专业__通信____  

一、单项选择题（每小题2分，共24分）

1、C；  2、C；  3、B；  4、A；  5、B；  6、C；  7、C；  8、：D；  9、B；  10、B

11、C   12、A

三、填空题（每小题1分，共20分）

1、代入定理、反演定理、对偶定理

2、逻辑真值表、逻辑函数式、 逻辑图、波形图、卡诺图

3、16、3线-8线

4、高电平、低电平、高阻

5、（A+B+C）(A+D) C 、

6、8K 或213

7、4、5

8、施密特触发器

9、六

10、

四、分析题（共20 分）

1、解：（a）为6进制加计数器；（2分）  （b）为23进制加计数器。（2分）

2、解：将函数化为最小项之和形成后得到

               （2分）

ROM的数据表（3分）

ROM的存储矩阵图（3分）

3、       

         1分

         1分          3分

  1分                                                                                             

五、设计题（共20分）

1、解：（1）S1＝0001，M＝10，则SM-1＝1010（5分） （2）S0＝0000，M＝10，则SM＝1010（5分）

2、（1）解：

要实现的单稳态触发器设计如下  (5分，其中图3分，R、C参数各1分) 

因为， 所以选。

（2）施密特触发器及波形如图所示  (5分，图3分，波形2分)

六、综合分析计算题（共10 分）

解：十进制计数器74LS160工作在计数状态，在CP脉冲序列的作用下，Q3Q2Q1Q0的状态从0000到1001循环计数，将存储器A9~A0=0000000000 ~ 0000001001这十个地址单元中存储的数据依次读出，作为CB7520的数字量输入。CB7520高四位数字量输入d9d8d7d6每位为1时产生的输入模拟电压分别为+4V、+2V、+1V、+0.5V。输出电压值见表所示。输出电压V0的波形如图所示。

V0的输出电压波形