基于DDS与FPGA技术的DS_FH混合扩频信号源的研制

扩频信号源的研制

黄东巍　邵定蓉　李署坚

(北京航空航天大学电子信息工程学院　北京　100083)

　收稿日期:2004208220　　收修改稿日期:2004210229

文　摘　在采用单一跳频通信方式时,部分频带噪声干扰会引起性能的极大恶化,而D S 2FH 混合扩频通信可有效地降低部分频带干扰对系统性能的影响,文中提出一种基于DD S (D irect D igital Synthesizer )与FPGA 技术的D S 2FH 混合扩频信号源的实现方案,并分析该信号源在部分频带干扰环境下的抗干扰性能。

主题词　直接数字频率合成器　混合扩频(D S 2FH )　跳频　部分频带干扰

前　言

扩频通信作为一种新型的通信,具有抗干扰能力强、截获率低、保密性好、使用频带宽等优点,在军事通信领域倍受青睐。扩频通信根据其调制方式的不同,可以分为直接序列扩频(D S )、跳频(FH )、跳时(FT )或兼有上述二种以上的混合方式。直扩2跳频(D S 2FH )混合通信系统将直序扩频与跳频技术相结合,集中了直扩与跳频的优点,是极富生命力的抗干扰系统。D S 2FH 混合扩频通信系统的处理增益等于直扩系统的处理增益与跳频系统处理增益之和,故具有较高的处理增益,可以抗多径效应和远近效应[1]。

为配合高动态扩频接收机的研究,设计了一种基于DD S (D irect D igital Syn thesizer )与FPGA 技术的

D S 2FH 混合扩频信号源,其伪码长为255,跳频速率为600跳

秒,对该信号源的抗干扰性能进行了分析。1　系统原理和指标

图1为本系统信号源的原理框图。从图1看到,

待发

送数据d (t )和伪随机序列发生器产生的本地伪码PN (t )

进行扩频调制,产生了直扩信号d (t )PN (t )。同时,伪随机

序列还控制可变频率合成器,输出N 个不同的跳变频率信

号中的一个作为载波co s (w i t +Υi )(i =1,2,…N ),与直扩

信号d (t )PN (t )进行B PSK 调制,经放大、滤波后发射。直

扩、跳频处理后的发射信号为[2]

S (t )=2P d (t )PN (t )co s (w i t +Υi )(1)

本系统的指标如下:

调制方式:　　B PSK

信息速率:　　4.8Kbp s

跳频速率:　　600跳 秒

扩频增益:　　37dB

直扩码:　　码长255,GOLD 码,码速率4.916M H z

跳频带宽:　　48M H z

跳频取点:　　106.78～154.94M H z 频段中的15个频点

2　系统的硬件设计

本系统的组成示于图3。待发送的信息数据

从PC机通过R S2232口传送到FPGA,与伪码进

行扩频调制。同时,FPGA还要向频率合成器

AD9858写频率控制字,并产生频率合成器需要

的控制信号,由此合成跳频图案。

2.1　单片机实现

因跳频速率为600跳

秒,每跳为一帧信号,帧数据

长度32b it,其中的信息数据

为8b it,因此,信息速率为

4.8Kbp s。为了可靠地传输

数据,在本方案中,采用了异

步通信方式,R S2232口选择

9.6Kbp s的波特率。这样,为

了保证以4.8Kbp s的数据速率向FPGA传输数据,就需要一个数据缓冲,由单片机(A TC51)来完成数据存储与缓冲的任务。

2.2　FPGA实现

FPGA的内部电路主要包括:从单片机接收数据,根据需要产生特定的数据格式,即数据成帧;产生伪码,完成直序扩频;根据跳频图案需要的频率,产生频率控制字以及控制频率合成器需要的控制信号。2.2.1　数据成帧

FPGA与单片机的通信采用中断方式,单片机响应FPGA给出的中断(1 600秒一次,相当于一跳),并在每一次中断期间向FPGA发送8位有效数据,FPGA锁存这8位数据,将数据加上帧头、帧尾和同步码(13位巴克码),成为一帧并行的32b it数据信号。

2.2.2　直序扩频

直序扩频包括:伪码生产;32位数据

的并串转换;扩频调制。

本系统采用码长255的GOLD序列。

GOLD序列是m序列的复合码,它由两个

码长相等、码速率相等的m序列模2加构

成。每改变两个m序列的相对位移就可以

得到一个新的GOLD序列。具体实现时,

将事先生成的伪码存储在FPGA内部

ROM中即可。扩频调制将数据流和伪码

做异或运算。由于需要串行数据流,因此要

把32位一帧并行数据转换为串行数据。

2.2.3　跳频图案生成

跳频系统的频率变化规律称为跳频图案。本系统跳频图案以600跳 秒的跳频速率跳变,共15个频点。频率合成采用高速频率合成器件AD9858,写频率控制字由FPGA完成。其原理框图示于图4。

在图4中,up date为AD9858的频率更新信号,根据指标,每1 600秒更新一次频率(每秒600跳),也即更新一次写入的频率控制字。15进制计数器对up date信号进行计数,每计一次数,则16进制计数器控制的低位地址输出一组频率控制字,由9858合成一个频率。当对计满15次时,则依次输出15个频点。15组频率控制字依次存放在FPGA内部的ROM单元中,由外部地址信号驱动其按顺序输出,如要改变跳频图案,只要改变15组频率控制字的存放顺序即可。

2.3　频率合成器实现

频率合成是跳频通信的关键技术之一,它产生的频率的跳变速率是决定跳频通信系统性能的主要指标。本方案中使用的频率合成器采用直接数字频率合成(DD S)技术,它具有频率分辨率高和跳频速率快的特点,很容易实现每秒几千跳的跳速。根据DD S的合成原理,输出频率和频率控制字之间有如下关系[3]。

f0=K(f c 2N)(2)

其中,f0为输出频率,f c为系统时钟频率,K为频率控制字,N为相位累加器位数。

按照指标要求,需产生频率为

100～200M H z的信号。我们选用了

ANALO G D EV I CES公司新推出

的DD S芯片AD9858组成DD S波

形产生电路。工作过程示于图5。

AD9858输出12.5～25M H z

的信号,经S W CON开关分为两

路:一路输出12.5～18.75M H z,经倍频、放大、滤波、输出100～150H z信号;另一路输出18.75～25M H z 的信号,经倍频、放大、滤波,输出150～200M H z信号;然后经过合路器,合路输出100～200M H z的信号。

3　系统软件设计

图6是单片机的程序流程图。

单片机从PC 机接收数据工作在查询方式,向FPGA 发送数据则工作在中断方式。PC 机待发送的数据通过R S 2232串口,经过连接电缆和电平转换芯片(M A X 232),送到单片机的串口。此时,单片机的串口工作于标准异步通信方式。单片机接收到的数据在FPGA 的中断请求下,再发送给FPGA 。由于PC 机发送数据的速度快(9.6Kbp s ),FPGA 接收数据的速度慢(4.8Kbp s ),因此在单片机的内部RAM 中划出48字节的空间(40H ～70H )作为数据缓冲区。由于收发速度不一样,缓冲区在一定时间后必定满溢,从而造成发送数据的丢失。所以,单片机和PC 机之间必须有握手协议,以便进行流量控制。

4　测试结果图7　频谱图频谱分析仪的观察结果示于图7。在图7

中,一根谱线对应一个频率,在100～160M H z 的

频带内,分布着15个频点,且频谱纯净,谐波抑

制大于60dB c ,指标达到设计要求。

5　抗干扰性能分析

当信号源工作于强干扰环境中时,系统抗干

扰性能会引起极大恶化。

对于采用B PSK 调制方式的混合D S 2FH 系统,当处于部分频带干扰环境中时,系统的平均误码率为[4]

1

2(1-Θ) erfc E b N 0+Θ erfc 1(N 0 E b +(J P ) 2G Θ)(3)

从式(3)可见,影响系统误码率的有如下4因素:

Θ

:有效干扰带宽与系统带宽比;G :处理增益;

信噪比:SN R =E b N 0;

图8　系统误码率曲线图

干信比:JN R =J P 。

图8为信干比为0dB 时系统的误码率随信

噪比SN R 和有效干扰带宽比Θ的变化关系曲线。

由图8中看到,随着信噪比和干扰带宽比的

增加,系统的误码率明显降低。同时,在相同信干

比的条件下,D S 2FH 混合扩频系统的性能要明显

好于采用单一扩频的通信系统。

6　结束语本文设计了一种基于DD S 与FPGA 技术的

混合扩频信号源,对系统组成及各部分的功能进行了详细的描述。同时,在部分频带干扰环境下,配合扩频接收机,对样机进行了测试,指标完全达到设计要求。相对单一扩频通信方式,D S 2FH 混合扩频系统的抗干扰性能得到了明显的改善。

参考文献

1　刘继承.跳频通信信号源的研制.电子技术应用,2003.9

2　朱近康.扩展频率通信及其应用.中国科学技术大学出版社,1991.

3　高　琪.基于DD S 和FPGA 技术的高动态扩频信号源的研究.电子技术应用.2002.7,53～55(下转第67页)

4　结束语

利用粗测与细测相结合的方法,对时间间隔进行测量[4]。把这种方法与大规模的复杂可编程逻辑器件CPLD相结合,可在使用较少元器件(除了微分电路和游标振荡电路外,其它电路都用FPGA实现)的情况下,获得较高的测量分辨率。这种测时系统的测量精度高,功耗低,实现简便。在此基础上,对电路稍作修改,即可测量一个信号任意两点之间的时间间隔,因此具有一定的推广价值。

参考文献

1　柳义利等.高速连续频率测量.电子测量技术.1992.

2　朱恒宝.游标法时间间隔测定器.华东船舶工业学院学报,1997.

3　李鸣华.基于单片机的高精度测量信号时间间隔的研究.浙江师大学报,1998.8

4　于建国等.精密时间间隔测量方法的改进.宇航计测技术.2003.6

T i m e I n terva l M ea sur i ng I n stru m en t Ba sed on FPGA w ith Vern ier M ethod

L iu L i　L i Shujian　Shao D ingrong

Abstract　T h is paper describes the p rinci p le of ti m e interval m easuring and vernier ti m e2m easuring,introduces a h igh p recisi on ti m ing system based on FPGA,and illum inates the system hardw are structure in detail.By the com binati on of rough m easure and p recise m easure,th is system can acquire the ti m e interval betw een tw o pulse signals,and its reso luti on pow er is1ns.T he system has the fo llow ing m erits:h igh p recisi on,low pow er consump ti on and si m p le realizati on.

Subject ter m s　V ernier m ethod　T i m e interval m easuring instrum ents　Rough m easure　P recise m easure　Counter

[作者简介]

刘　莉　1976年生,北航电子工程学院2002级硕士,主要研究方向扩频通信。

李署坚　参见《遥测遥控》2005年第1期第20页。

邵定蓉　参见《遥测遥控》2005年第1期第26页。

(上接第62页)

4　王　亮.相干B PSK调制方式的混合D S2SFH系统误码率分析.遥测遥控.2002,23(6):24～27.

Research on Hybr id Spread Spectru m Tran s m itter Ba sed on DD S and FPGA Technology

H uang Dongw ei　Shao D ingrong　L i Shujian

Abstract　T he perfo r m ance is affected by partial band no se jamm ing.T he hybrid D S2FH system is p ropo sed to reso lve th is p roblem.So a D S2FH H ybrid sp read spectrum trans m itter based on DD S and FPGA techno logy is introduced.T h is paper also analysis the perfo r m ance of hybrid D S2FH BPSK system in the p resence of partial band no ise jamm ing.

Subject ter m s　H ybrid sp read spectrum　F requency hopp ing　Partial band no se jamm ing　D igital direct synthesizer

[作者简介]

黄东巍　参见《遥测遥控》2005年第1期第26页。

邵定蓉　参见《遥测遥控》2005年第1期第26页。

李署坚　参见《遥测遥控》2005年第1期第20页。