短沟MOS器件GIDL漏电的改善

电子与封装

ELECTRONICS&PACKAGIN G

总第182期

2018年6月

/f£U\\f I/i—m a/ftll、

V W S[X] II f I^rWj M l JRW ziij,

IHV W~I™ H ll IB L ll JRt T T

m

短沟MOS器件GIDL漏电的改善

顾祥\\陈天2&洪根深s赵文彬1

(1.中国电子科技集团公司第五十八研究所，江苏无锡214035 =

2.华润微电子有限公司，江苏无锡214061)

摘要：随着M O SFE T栅氧厚度的逐渐减薄#栅致漏极泄漏(GIDL)电流呈指数级增加，当工艺进入 超深亚微米节点，器件的栅氧厚度不足2nm,短沟器件的G ID L效应非常强烈。研究了相关工艺对 器件G ID L效应的影响，发现了 G ID L的主要泄漏机制。通过模拟仿真和工艺试验，证明了 H a lo注入工艺相对于其他工艺对G ID L效应的影响更大，降低H alo注入剂量是相对最优的工艺改善方案。关键词，栅氧；栅致漏极泄漏；H alo;L D D;RTA

中图分类号：TN306 文献标识码：A文章编号，1681-1070 (2018) 06-0038-04 The Improvement of Gate-Induced-Drain-leakage(GIDL) Current

in Short-channel MOSFET

GU Xiang1,CHENG Tian2,HONG Genshen1,ZHAO Wenbin1

(1.China Electronics Technology Group Corporation No.5$ Research Institute,Wuxi 214035, China；

2.CR Microelectronics,Wuxi 214061, China)

Abstract: The gate-induced drain leakage (GIDL)current is increased exponentially with the reduction o f the gate insulator thickness.While process enters into the ultra deep sub-micro nodes,the thickness of Gate-oxide thickness is about less than 2 nm,and the short channel device's GIDL effect is enhanced.This paper investigates the related process factors affecting GIDL effect,discovering the major concern o f GIDL current. Process experiment and simulation results all improve that Halo implant process is bigger influence more than other process step,and reducing Halo implant dose is the better process improving method.

Keywords: Gate-oxide;GIDL;Halo;LDD;RTA

1引言

当工艺制程进入深亚微米阶段，短沟道效应(SCE)引起的亚阈漏电使C M O S器件的关态特性变 差、静态功耗增大=在数字电路和存储单元中，它还可 能导致逻辑状态絮乱。当，栅漏电压<〇G(大 ，电，GIDL 电，1 所 ，导致 电，状态特性进 变[1-3]。G ID L效应是引起 ^尺寸M O SFE T亚阈漏电的关键因素〇4’5]。

图1GIDL漏电流产生机制

收稿日期@2018-01-23 -38

-第18卷第6期顾祥，陈天，洪根深，等：短沟MOS器件GIDL漏电的改善

超深亚微米器件为了抑制S C E效应，改善器件 的关态特性，基本采用带有角度的H alo注入工艺，提 高器件源漏结附近的沟道掺杂浓度，有效减弱了源漏 向沟道区的耗尽[fr8],但该工艺的引入使得源漏掺杂对 G ID L的影响机制变得更加复杂。本文利用工艺实验 和器件的二维模拟仿真,给出了 H alo注入、L D D注入 对N M O S器件G ID L效应的影响，实验数据显示了 H alo注入工艺比其他工艺对G ID L效应的影响更大，通过降低H alo注入可以有效改善G ID L效应。

2实验

本文基于0.13 !m 1.2V/3.3V逻辑工艺平台，研 究对象是1.2V N M O S器件，多晶栅长0.13 !;，栅宽 10 !m，栅氧厚度1.6 ?m，主要工艺流程见图21对工艺 过程的H alo注入、L D D注入、源漏R T A退 行验，件见表1i试验后通过！-"d、

和流漏流的工艺对G ID L效应的影响。G ID L主要 漏区 耗尽时的能带 程度决定，沟器件中沟道横向 和

漏 沟道区 态的 ，B-B 机制 的 GIDL流 示见 1和 2

"g i D L=# $a6Xp(—fi/'a)⑴

'a=(!g-1.2)/("r a t(n)⑵其中）为比 数,'a为 的漏区表面

场，&的理论值为21.3 M V/cm，'a= (!g-1.2)中常量1.2为 B-B的 ，带 。

图2 1.2 V NM OS器件主要工艺流程

表1工艺试验条件

实验项件1件2件3

Halo注入 2.7x10134.2x1013 5.7x1013

LDD注入5x10154x10153x1015

RTA退1020 Y1035 Z1050 [当！g较小时，由于漏区表面电场降低，能带弯曲 减小，米 带中,B-B

I只有 大的情况下,B-B的GIDL 漏 加剧，！c-/e，必须将！g 扫到-0.5 V，工艺件的GIDL显出。

3结果与讨论

3.1H alo和L D D注入剂量对G ID L的影响

图3显示了不同H alo和L D D注入剂量下器件的 !g-/d和"。f i关性 。从实 结可

出，当H alo注入 加或L D D注入 减小时，器件的G ID L漏 大，/^漏也明显增大。图4则

了不同饱和流的器件漏流随着H alo注入 和 L D D注入 变化的趋，和流的器件，于阱浓度对大，H alo注入 大或L D D注 入 ，点的漏电流出现了明显增大，另外，可 图3和图4 现,H alo注入对G ID L漏的影响程度显比L D D注入大。

(a) Halo 注入

r/v

(b) LD D注入

图3 Halo/LDD注入对Fg-/d曲线的影响

2000

1 000,

姗：

200:

叫 ^__人■

400 450 500 550 600 650 700 750

N.O.UxlO/^

(a) Halo 注入

350 400 450 500 550 600 650 700 750 800

N_0.13x l(^

(b) LDD注入

图4 Halo/LDD注入对/_ & "o f f曲线的影响

-39

-第18卷第6期电子与封装

我们采用Silvaco T C A D软件对器件的电流密度

及电场分布进行了仿真，不同工艺条件的电流密度分

布情况如图5所示，电场分布情况如图6所示。

图5不同H alo注入剂量下的电流密度分布图

图6不同Halo注入剂量下的电场分布图 从仿真结果可以看出，当H alo注入剂量增加或 L D D注入剂量减小时，器件漏区到衬底的漏电流明显 增加，漏衬P N结的峰值电场也明显增大；器件U的 仿真值与实验结果基本一致，具体如图7所示，相对较 小的H alo注入或较大的L D D注入剂量，不容易发生 表面反型，结的耐压偏大。此外，4//浓度 ，尽，发生 的面积减小，此GIDL 漏电小。在漏极电压为1.3V的强电场下，不同LDD 注入剂量下G ID L漏电流曲线有一个交，这进一步说明了有当"dg大 个电压值时，L D D注入对器件的G ID L漏电 到 用。

I

图7不同Halo/LDD注入剂量对应的U仿真值

3.2 R T A对G ID L的影响

图8 显示了不同R T A退火，器件的"g-/d曲线和U相 曲线。从实 结果可以看出，当RTA 度 时，器件的G ID L漏电增大，U漏电也明显增大。图 8 反 了不同 电流的器件漏电流

R TA度 的 ，电流较小的器件，由于阱浓度相对较大，RTA度较低时，

试点的漏电流出现了明显增大。

图8不同RTA温度下的器件特性曲线

对工艺的R T A温度进行了模拟仿真，器件的U

仿真曲线如图9所示，与实的实验结果一致，器件的

漏电随着R T A的温度升髙而降低。当R T A温度升髙 时，漏P N结的 ，下区的面积增大，容易发生B-B，此时

的 PN结 的浓度 ，表面 电场 ，

使G ID L漏电 ，此，基于当工艺条件，浓

度 对 GIDL了用。

3.3小结

总结以上H alo注入工艺、L D D注入工艺、R T A退

火温度工艺对G ID L的影响，本质上都是漏衬P N结

的 分布的变化，源漏 浓度较时，漏区 •

区 ，表面 电场 ，B-B强度 ；

浓度 ，表面 曲增大，表面电场增强，表

面耗尽区宽度变窄，发生B-B隧穿的有效区域较小，

G ID L开始减小；外，我们可以明显地看出Halo

注入工艺对G ID L的 度明显 工艺大，而

R T A工艺对整个工艺 的 较大，一情况下不

会轻易改变它，因此，H alo注入剂量 G IDL 的 可行的 。

4结论

本文详细介绍了超深亚微米器件G ID L漏电的原

理和产生机制，并对0.13 !m逻辑工艺中影响GIDL

的键工艺骤进行了工艺验流片。验结果显 示，通过 H alo注入剂量、增大L D D注入剂量RTA度都可以 G ID L所产生的漏电，

优 H alo注入剂量。

-40

-第18卷第6期顾祥，陈天，洪根深，等：短沟MOS器件GIDL漏电的改善

同时,对工艺器件进行了模拟仿真，仿真结果与试验结果一致，并通过器件剖的电流分图和电场分布图，说明G ID L效应的强弱，最后结合B-B隧穿的产生机制，解释了不同工艺条件对G ID L的影响趋势,并G ID L的善提出了建设性意见。

参考文献：

[1] J Chen,TY Chan. Subbreak-down drain leakage current in

MOSFET’s[J].IEEE Electron Device Lett，1987,38:515. [2] TY Chan, J Chen. The impact of gate-induced-drain-leakage

on MOSFET scaling[J]. IEDM Tech,1987,48:718.

[3] GQ Lo, DL Kwong. Hot-carrier-stress effects on gate

induced drain leakage current in n-channel MOSFET]s[J].

IEEE Electron Device Lett, 1991,12(1):5.

[4] C Chang, J Lien. Corne-field induced drain leakage in thin

oxide MOSFETs[J]. IEDM Tech, 1987,45:714.[5] K Rais, F Balestra. Temperature dependence of gate induced

drain leakage current in silicon CMOS devices[J].Electron, 1994,30(1) :324.

[6] Ws Feng, T Y chan. MOSFET drain breakdown voltage[J].

IEEE Electron Device Lett,1986,36:449.

[7] T Y Chan, J Chen. The impact of gate-induced drain leakage

current on MOSFET scaling[J]. IEDM Tech,1987,49:718. [8] T E Chang, CH Huang. Mechanism of interface trap-induced

drain leakage current in OFF-state n-MOSFET* s[J]. IEEE Electron Devices,1995,42:738.

作者简介：

顾祥（1980—），男，江苏盐城

人，南，现于国电子

科技集团公司第五十八研究所，主要

从事深亚微米体硅及SO I工艺集成和

抗辐射技术的研究。

(上接第32页)

表6进口替代微波复合介质板开发研制的TRL说明

序号CTE

开开期成

CTE的TRL 权重CTE的TRL 权重CTE的TRL 权重

1基材PTFE 分改性的

性

130%510%820% 2的和性技术130%520%710% PTFE 性和玻纤/玻纤的混稳定性技术120%430%630% 4梯升温的压温度、时间曲线优化技术110%10%730% 5电常数、介电损耗以及介电损耗温系数的准确测量

研和实施技术

110%30%810% TRL1 3.97

4结论

技术成熟度等级是研发过程有效的风险管理工具和市场推广利器。文章分析比较了国内外现行的几种T R L对电子材料开发的适用性，并根据电子材料的技术特点，对在国外进口替代电子材料开发过程的T R L进行了补充定义。使用基于C T E权重的T R A,以 微波的进口替代研发进行了技术成熟，过加权的TRL 品替代的判断等级基本符合。

参考文献：

[1] AOF Technology Management Policy. Information and

Guidance on the Technology Management aspects of UK MOD Defence Acquisition version 1.0.1[S]. 2008-11[2009- 12-25].

[2] Office of the Director, Defense Research and Engineering

(DDR[E).Technology Readiness Assessment (TRA) Deskbook [S/OL] . 2009-9-9[2009-9-15].

[3] 彭勃.航空材料技术成熟等级划分研究[J].

科技创新与应用，2016(22)，66-67.

[4] 张镇，宋涛，王本力.我国电子材料产业发展研究[J].新材

料产业,2016(5),1-10.

[5] 科技司. 料技术成熟度等级划分及定义国家标准报

批稿[EB/OL].(2017-12-18)[2018-3-29]. http://www.miit.gov.

cn/n1146285/n1146352/n3054355/n3057569/n3057584/c59 77823/content.html.

[6] 郭道劝.基于T R L的技术成熟度模型及评估研究[D].长

国防科学技术大学，2010.

作者简介%

赵丹（1983—），男，浙江东阳

人，高级工程，现于

中国电子科技集团公司第三十八研究

,工技术研

-41

-