推动半导体业进步的两个关键因素分别是工艺尺寸的缩小和硅片直径的增大，而工艺尺寸的缩小总是先行。由半导体工艺路线图显示，2013年应进入14纳米节点，而近期报道指出，这一节点已成定局，英特尔领衔。尽管摩尔定律接近失效，14nm的进展依旧按期进行，这是出于何种原因呢？传统光刻技术持续进步
在22/20纳米节点，传统光刻技术已无法胜任，必须辅以双重图形曝光技术（DP）。提高光刻分辨率有三个途径：缩短曝光波长、增大镜头数值孔径NA以及减少k1。显然，缩短波长是最重要的，也较为容易实现。目前市场上首选的193纳米ArF光源加上浸液技术，实际上已达到28纳米，几乎达到极限，需借助OPC等技术。
NVIDIA CEO黄仁勋多次呼吁，在22/20纳米节点，工艺制程成本相比28纳米更高。原因是工艺尺寸缩小至22/20纳米时，传统光刻技术已为力，必须采用DP。从原理上看，DP技术易于理解，甚至可以3次或4次。但这样会带来两个主要问题：光刻加掩模成本迅速上升，工艺周期延长。业界深知，在EUV未到来之前，采用DP是不得已的选择。虽然技术上可行，但经济层面需做出取舍。
193纳米光刻技术结合光刻技术辅助，包括OPC（光学图形修正）的双重图形曝光技术及倒转光刻技术，可以在局部区域达到最佳化。相信在2015年，传统193纳米浸液式光刻技术加上DP，甚至4次，分辨率可能达到10纳米，取决于成本容忍度。
除了工艺尺寸缩小，产业还有其他选择，如450毫米硅片、TSV 3D封装等。何时达到7纳米或5纳米，目前无人能定。乐观估计可能在2015或2016年，若实现，10纳米后可能采用EUV技术至5纳米。但业界谨慎，仍两条腿走路。Nikon努力延伸193纳米浸液式技术，ASML获得英特尔、三星及台积电支持，加快NXE 3300B实用机型发货。
已有6台NXE 3100 EUV设备在客户处使用，累积产出硅片达44000片。NXE 3300B已开始安装调试，计划2013年发货5台，另有11台订单在手及7台在讨论中。ASML正准备450毫米光刻机，是客户共同投资计划的一部分。公司有信心2013年EUV营收将实现。
ASML在2013年展览会上详细描绘了EUV光源路线图。Cymer公司已推出40瓦EUV光源，工作周期达每小时30片，计划2014年升级至50瓦，相当于43瓦每小时。100瓦光源可能在2015或2016年，相当于73瓦每小时。250瓦EUV光源实现时间未定，除非100瓦成功。500瓦写入路线图容易，未来能否实现仍是个问题。
只要实现73瓦每小时，EUVL可视为量产水平，因其成本低于多次曝光技术。在10纳米节点以下若采用MP多次曝光技术，则需4x或8x图形成像技术。理论上，硅晶格大小约0.5纳米，通常大于10个晶格尺寸，即约5纳米，才可能有好的硅器件功能。预计2024年后，半导体产业可能发生性变化，电荷不再是唯一信息载体，计算架构也可能。
ASML、IMEC及Applied Materials协作，认为采用EUV技术可能达到小于7纳米，同样可采用DP技术提高分辨率。随着半导体产业继续发展，每一个工艺节点进步将付出巨大代价，要求大量财务平衡的芯片产出。市场上难寻兼容产品，未来产业经济压力将加大。除尺寸缩小外，产业还有选择，如450毫米硅片、TSV 3D封装、FinFET结构与III-V族作沟道材料等。
站在客户角度，他们仅需价廉、实用、方便的电子终端产品，而非了解芯片内部构造。
