计算机组成原理3-8章重难点与经典习题整理

重难点内容整理：

一．存储器的分类

按存储介质分

a)半导体存储器：用半导体器件(MOS管)组成的存储器；

b)磁表面存储器：用磁性材料(磁化作用)做成的存储器；

c)光盘存储器：用光介质(光学性质)构成的存储器；

按存取方式分

d)随机存储器：存取时间和存储单元的物理位置无关；

e)顺序存储器：存取时间和存储单元的物理位置有关；

f)半顺序存储器：存取时间部分地依赖于存储单元的物理位置；

按存储内容可变性分

g)只读存储器(ROM)

i.只能读出而不能写入的半导体存储器；

h)随机读写存储器(RAM)：

i.既能读出又能写入的半导体存储器；

按信息易失性分

i)易失性存储器：断电后信息即消失的存储器；

j)非易失性存储器：断电后仍能保存信息的存储器；

按在计算机系统中的作用分

k)主存储器

i.能够被CPU直接访问，速度较快，用于保存系统当前运行所需的所有程序和数据；

l)辅助存储器

i.不能被CPU直接访问，速度较慢，用于保存系统中的所有的程序和数据；

m)高速缓冲存储器（Cache）

i.能够被CPU直接访问，速度快，用于保存系统当前运行中频繁使用的程序和数据；

n)控制存储器

i.CPU内部的存储单元。

二：存储器容量的扩充

1.基本概念：

（1）单存储芯片的容量有限，实际存储器由多片存储芯片扩展而成；

（存储芯片）与CPU的连接

a)数据、地址、控制三总线连接；

b)多个存储芯片   CPU

i.不是一一对应连接

（2）关注存储芯片与CPU的外部引脚 

（3）存储器容量扩充方式

c)位扩展、字扩展、字位扩展

（4）存储芯片的外部引脚

d)数据总线：位数与存储单元字长相同，用于传送数据信息；

e)地址总线：位数与存储单元个数为2n关系，用于选择存储单元；

f)片选信号：决定当前芯片是否正在被访问；

g)读写信号：决定当前对芯片的访问类型；

（5）CPU的外部引脚

h)数据总线：位数与机器字长相同，用于传送数据信息；

i)地址总线：位数与系统中可访问单元个数为2n的关系，用于选择访问单元；

j)读写信号：决定当前CPU的访问类型；

2.存储器容量的位扩展

（1）存储单元数不变，每个单元的位数（字长）增加；

（2）与CPU的引脚连接方法：

a)地址线：各芯片的地址线直接与CPU地址线连接；

b)数据线：各芯片的数据线分别与CPU数据线的不同位连接；

c)片选及读写线：各芯片的片选及读写信号直接与CPU的访存及读写信号连接；

（3）注意：

CPU对该存储器的访问是对各位扩展芯片的同一单元的同时访问。

3.存储器容量的字扩展

（1）字扩展：每个单元位数不变，总的单元个数增加。

（2）与CPU的引脚连接方法：

地址线：各芯片的地址线与CPU的低位地址线直接连接；

数据线：各芯片的数据线直接与CPU数据线连接；

读写线：各芯片的读写信号直接与CPU的读写信号连接；

片选信号：各芯片的片选信号由CPU的高位地址和访存信号产生；

（3）注意：

    CPU对该存储器的访问是对某一字扩展芯片的一个单元的访问。

4.存储器容量的字位扩展

（1）字位扩展：每个单元位数和总的单元个数都增加。

（2）扩展方法

先进行位扩展，形成满足位要求的存储芯片组；

再使用存储芯片组进行字扩展。

（3）要求：能够计算出字位扩展所需的存储芯片的数目。

例如：用L×K的芯片构成M×N的存储系统；

所需芯片总数为M/L×N/K 片。

三．主存与Cache的地址映射

1.基本概念：

（1）信息从主存→Cache中，如何定位？

Cache的容量小于主存，需要采用某种算法确定主存和Cache中块的对应关系；

（2）地址映射

主存中数据块调入Cache中时，主存数据块与Cache行之间的映射关系；

（3）地址变换

CPU访存时，将主存地址按映射函数关系变换成Cache地址的过程；

（4）地址映射的方式

全相联映射、直接映射、组相联映射； 

2.全相联映射：

（1）映射关系 

主存中的任意字块可调进Cache的任一行中；

（2）地址映射

主存中数据块调入Cache时，可以调入Cache的任一空行；

调入的同时，将主存标记和Cache的行号同时写入块表；

◆课本上的说法：将主存标记保存于调入Cache行的对应标记位

（3）地址变换 

CPU访存时，发出主存地址；

将主存标记作为关键字，送入块表中检索每一个单元；

命中时，读出对应单元中的Cache行号；

使用Cache行号和主存地址中的块内地址访问Cache；

3.直接映射：

（1）映射关系 

主存中的每一块数据只能调入Cache的特定行中；

直接映射函数为：     i = j mod 2c    

（2）地址映射

主存中数据块调入Cache时，只能调入Cache的特定行；

同时，将主存标记写入块表中与Cache行地址相同的单元；

（3）地址变换 

CPU访存时，发出主存地址；

从主存地址中截取出Cache行号，访问块表的对应单元；

若该单元中数据与主存标记相同，则命中，否则未命中；

命中时，使用Cache行号和块内地址（即主存地址中除主存标记位之外的其余位）访问Cache；

经典习题整理：

一．选择题

1. 计算机系统中的存贮器系统是指  D   。

A  RAM存贮器

B  ROM存贮器

C  主存贮器

D  cache、主存贮器和外存贮器

2.存储单元是指___B___。

A  存放一个二进制信息位的存贮元

B  存放一个机器字的所有存贮元集合

C  存放一个字节的所有存贮元集合

D  存放两个字节的所有存贮元集合；

3.相联存贮器是按___C___进行寻址的存贮器。

A  地址方式     B  堆栈方式   

 C  内容指定方式      D  地址方式与堆栈方式

4.某SRAM芯片，存储容量为K×16位，该芯片的地址线和数据线数目为___D___。

A  ，16    B 16，   C  ，8  D 16，16 。

5.交叉存贮器实质上是一种______存贮器，它能_____执行______的读写操作。A

A 模块式，并行，多个          B 模块式串行，多个

C 整体式，并行，一个          D 整体式，串行，多个

6.用某个寄存器中操作数的寻址方式称为___C___寻址。

A 直接    B 间接    C   寄存器直接    D 寄存器间接

7.主存贮器和CPU之间增加cache的目的是___A___。

A  解决CPU和主存之间的速度匹配问题

B  扩大主存贮器容量

C  扩大CPU中通用寄存器的数量

D  既扩大主存贮器容量，又扩大CPU中通用寄存器的数量

二．填空题

1.相联存储器不按地址而是按A.      访问的存储器，在cache中用来存放B. ______，在虚拟存储器中用来存放C. ______。

A.内容    B.行地址表    C.页表，段表，块表

2.闪速存储器能提供高性能、低功耗、高可靠性及A.______能力，为现有的B.______体系结构带来巨大变化，因此作为C.______用于便携式电脑中。

A．瞬时启动  B.存储器   C.固态盘

3.对存储器的要求是A. ______，B. ______，C. ______。为了解决这三方面的矛盾，计算机采用多级存储体系结构。

A.容量大  B.速度快  C.成本低

三．综合题

设存储器容量为32字，字长位，模块数m = 4，分别用顺序方式和交叉方式进行组织。存储周期T = 200ns,数据总线宽度为位，总线周期τ = 50ns .问顺序存储器和交叉存储器的带宽各是多少？

解：信息总量： q = 位 ×4 =256位

 顺序存储器和交叉存储器读出4个字的时间分别是：

        t2 = m T = 4×200ns =8×10 –7 (s)

        t1 = T + (m – 1)τ = 200 + 3×50 = 3.5 ×10 –7 (s)

 顺序存储器带宽是：

        W1 = q / t2 = 32 ×107 （位/ S）

交叉存储器带宽是：

        W2 = q / t1 = 73 ×107 （位/ S）

第四章：指令系统

重难点内容整理

1.指令格式

基本概念：

指令字表示一条指令的机器字，就称为指令宇，通常简称指令。 

指令格式，则是指令字用二进制代码表示的结构形式。

操作码字段表征指令的操作特性与功能；地址码字段通常指定参与操作的操作数的地址。

4.2.1  操作码

指令系统的每一条指令都有一个操作码，它表示该指令应进行什么性质的操作。不同的指令用操作码字段的不同编码来表示，每一种编码代表一种指令。组成操作码字段的位数一般取决于计算机指令系统的规模。 

4.2.2  地址码

地址码通常指定参与操作的操作数的地址。根据一条指令中有几个操作数地址，可将该指令称为几操作数指令或几地址指令。目前二地址和一地址指令格式用的得最多。

 零地址指令的指令字中只有操作码，而没有地址码。

一地址指令常称单操作数指令。

            (AC) OP (A) → AC 

二地址指令常称双操作数指令，它有两个地址码字段A1和A2，分别指明参与操作的两个数在内存中或运算器通用寄存器的地址，其中地址A1兼做存放操作结果的地址。

            (A1) OP (A2) → A1 

三地址指令字中有三个操作数地址A1，A2和A3。

            (A1) OP (A2) → A3 

   从操作数的物理位置来说，又可归结为三种类型： 

访问内存的指令格式，我们称这类指令为存储器－存储器（SS）型指令； 

访问寄存器的指令格式，我们称这类指令为寄存器－寄存器（RR）型指令； 

第三种类型为寄存器－存储器（RS）型指令。  

4.2.3  指令字长度

一个指令字中包含二进制代码的位数，称为指令字长度。 

机器字长是指计算机能直接处理的二进制数据的位数，它决定了计算机的运算精度。 

       指令字长度等于机器字长度的指令，称为单字长指令；

       指令字长度等于半个机器字长度的指令，称为半字长指令；

       指令字长度等于两个机器字长度的指令，称为双字长指令。 

       使用多字长指令的目的，在于提供足够的地址位来解决访问内存任何单元的寻址问题，但是主要缺点是必须两次或多次访问内存以取出整条指令，这就降低了CPU的运算速度，同时又占用了更多的存储空间。 

       在一个指令系统中，如果各种指令字长度是相等的，称为等长指令字结构，这种指令字结构简单，且指令字长度是不变的。

       如果各种指令字长度随指令功能而异，就称为变长指令字结构。这种指令字结构灵活，能充分利用指令长度，但指令的控制较复杂。 

4.2.4  指令助记符

   由于硬件只能识别1和0，所以采用二进制操作码是必要的，但是我们用二进制来书写程序却非常麻烦。为便于书写和记忆而设定的，与机器指令一一对应。每条指令通常用3个或4个英文缩写字母来表示。这种缩写码叫做指令助记符。

            指令助记符由汇编程序转换成它们相对应的二进制操作码。

            不同的计算机中，指令助记符的规定是不一样的。

            当指令的操作码用助记符表示，而地址及其寻址特征也用符号表示时，就成为汇编语言，这些符号称为汇编符号，用汇编符号表示的指令格式，就称为汇编格式。

4.2.5  指令格式举例

八位微型计算机的指令格式

       8位微型机字长只有8位，指令结构是一种可变字长形式，包含单字长、双字长、三字长指令等多种。

　操作码　　　　　　　　　　　　　　单字长指令

　操作码　　操作数地址　　  　　　　 双字长指令

　操作码　操作数地址１　操作数地址2　　三字长指令

　内存按字节编址，所以单字长指令每执行一条指令后，指令地址加１。双字长指令或三字长指令每执行一条指令时，指令地址要加2或加3，可见多字长的指令格式不利于提高机器速度。

2.指令和数据的寻址方式

4.4.1  指令的寻址方式

1. 顺序寻址方式

由于指令地址在内存中按顺序安排，当执行一段程序时，通常是一条指令接一条指令的顺序进行。

2. 跳跃寻址方式

当程序转移执行的顺序时，指令的寻址就采取跳跃寻址方式。所谓跳跃，是指下条指令的地址码不是由程序计数器给出，而是由本条指令给出。

采用指令跳跃寻址方式，可以实现程序转移或构成循环程序，从而能缩短程序长度，或将某些程序作为公共程序引用。

指令系统中的各种条件转移或无条件转移指令，就是为了实现指令的跳跃寻址而设置的。

经典习题整理：

1．选择题： 

1.以下四类指令中，执行时间最长的是（）。

A.RR行指令

 B..RS型指令 

C.SS型指令 

D.程序控制指令

解析 C

存储器属于外设，读写传输速率远低于CPU内存寄存器和主存

2.堆栈指针SP的内容是（）。

A,栈顶单元内容

B.栈顶单元地址

C.栈底单元内容

D.栈底单元地址

解析 B

3.位操作类指令的功能是（）

A.对CPU内部通用寄存器活主存某一单元任一位进行状态校验（0或1）

B.对CPU内部通用寄存器活主存某一单元任一位进行状态强置（0或1）

C.对CPU内部通用寄存器或主存某一单元任一位进行状态校验或强置进行移位操作

解析 C

4.指令的寻址方式有顺序和跳跃两种方式。采用跳跃寻址方式时可以实现（）。

A.堆栈寻址

B.程序的条件转移

C.程序的无条件转移

D.程序的条件转移或无条件转移

解析 D

5.某寄存器的值有时是地址，因此只有计算机的（）才能识别它。

A.译码器

B.判断程序

C.指令

D.时序信号

解析 C

6.以下有关RISC的描述中正确的是（）

A.采用RISC技术后，计算机的体系结构又恢复到早期的比较简单的情况

B.RISC是从原来CISC系统的指令系统中挑选一部分实现的

C.RISC的主要目标是减少指令数

D.RISC没有乘除指令和浮点运算指令

E.解析 C

7.变址寻址方式中，操作数的有效地址等于（）。

A.基址寄存器内容加上行驶（位移量）

B堆栈寄存器内容加上行驶（位移量）

C变址寄存器内容加上行驶（位移量）

D.程序计数器内容加上行驶（位移量）

解析 C

8.某计算机在场32位，其存储容量为16MB.若按双字变址，她的寻址范围是（）。

A.0-16MB

B.0-8M

C. 0-8MB

D.0-16MB

解析 B

9.在采用（）对设备进行变址情况下，不需要专门的I/O指令组。

A.统一编制法

B.单独编址法

C.两者都是

D.二者都不是

解析 A

10.下面描述RISC指令系统中基本概念不正确的句子是（0.

A.选取使用频率高的一些简单指令，指令条数少

B.指令长度固定

C.指令格式种类多，寻址方式种类多

D.只有存取指令访问存储器

解析 C

2．填空题：

1.指令格式中，操作码字段表征指令的__________，地址码字段指示__________。微小型机中多采用__________混合方式的格式指令。

解析 操作特性与功能；操作数的位置；二地址单地址和零地址

2.一个较完善的指令系统应包括_________类指令，___________类指令，__________类指令，程序控制类指令，I/O类指令，字符串类指令，系统控制类指令。

解析 数据传送；算术运算；逻辑运算。

3.RISC CPU 是克服CISC机器缺点的基础上发展起来的，它具有的三个基本要素是：一个有限的__________；CPU配备大量的__________；强调__________的优化。

解析 简单指令系统；通用寄存器；指令流水线。

4.CPU从__________中取出一条指令并执行这条指令的时间和称为__________。由于各种指令的操作功能不同，各种指令的指令周期是__________。

解析 存储器；指令周期；不相同的

5.设D为指令中的形式地址，I为基址寄存器，PC为程序计数器。若有效地址E-(PC)+D,则为__________寻址方式；若E=(I)+D.则为__________；若为相对简洁寻址方式，则有效地址为__________。

解析 相对；基址；E=((PC)+D).

6.条件转移，无条件转移，转子程序，返回主程序，中断返回指令都属于__________类指令。这类指令在指令格式中所表示的地址不是__________的地址，而是__________的地址。

解析 程序控制类；操作数；下一条指令

7.指令寻址的基本方式有两种，__________方式和__________方式。

解析 顺序寻址；跳跃寻址

8.堆栈是一种特殊的数据寻址方式，它采用__________原理。按结构不同。分为__________堆栈和__________堆栈。

解析 先进后出；寄存器；存储器。

9.形成指令地址的方式。称为__________方式。有__________寻址黑__________寻址两种，使用__________来跟踪。

解析 指令寻址；顺序；跳跃；程序计数器

10.指令系统是表征一台计算机性能的重要因素，她的__________和__________不仅直接影响到机器硬件结构。而且也影响到__________。

解析 格式；功能；系统软件

三．综合题

指令格式如下所示，op为操作码字段，试分析指令格式的特点。

31         26 25          23 22          1817         16 15          0 

（1）操作码字段为6位，可指定26=种操作，即条指令。

（2）单字长（32位）二地址指令。

（3）一个操作数在原寄存器（共16个），另一个操作数在存储器中（由变址寄存器内容+偏移量来决定），所以是rs型指令。

（4）这种指令结构用于访问存储器。

第五章：处理机

重难点内容整理：

一．指令周期

1.指令周期的基本概念：

（1）CPU执行程序是一个“取指令—执行指令”的循环过程。

（2）指令周期

o)CPU从内存中取出一条指令，

并执行完毕的时间总和；

（3）CPU周期

p)又称机器周期，一般为从内存读取一条指令字的最短时间；

q)一个CPU周期可以完成CPU的一个基本操作。 

（4）时钟周期

r)也叫节拍脉冲或T周期，是计算机工作的基本时间单位。

（5）一个完整的指令周期由若干机器周期：

s)取指周期——间址周期——执行周期——中断周期

t)任何指令周期最少两个机器周期：取指周期—执行周期；

（6）不同指令的指令周期长度不一定相同。

u)所有指令的第一个机器周期必为取指周期；

v)指令的执行周期可包含1~多个机器周期；

2.一个简单的程序：

1.微程序控制原理

（1）微程序设计技术是利用软件方法来设计硬件的一门技术。

a)具有规整性、灵活性、可维护性等一系列优点；

b)逐渐取代了早期的组合逻辑控制器，已被广泛地应用。

（2）基本思想

c)仿照通常的解题程序的方法，把操作控制信号编成所谓的“微指令”，存放到一个只读存储器里；

d)当机器运行时，一条一条地读出这些微指令，从而产生全机所需要的各种操作控制信号，使部件执行规定的操作。

2.微程序设计技术

（1）微指令编码

（2）微地址的形成方法

（3）微指令格式

（4）动态微程序设计

3.流水CPU

（1）并行处理技术

●标准的冯·诺依曼体系结构，采用的是串行处理，即一个时刻只能进行一个操作。

●并行性的两种含义： 

1同时性：两个以上事件在同一时刻发生；

◆如多机系统中，同一时刻多个进程在运行。 

2并发性：两个以上事件在同一间隔内发生。

◆如并发程序，某一时刻CPU中只有一个进程在运行，而在一个时间段内，多个进程同时运行。 

●并行性的三种形式： 

3时间并行：即使用流水处理部件，时间重叠。 

4空间并行：设置重复资源，同时工作。 

5时间并行＋空间并行：时间重叠和资源重复的综合应用。

（2）流水CPU的结构

A．流水计算机的系统组成

●流水CPU的组成

指令部件

◆指令部件本身构成一个流水线，由取指令、指令译码、计算操作数地址、取操作数等过程段组成。

指令队列

◆指令队列是一个先进先出的寄存器栈，用于存放经过译码的指令和取来的操作数。

执行部件

◆执行部件可以具有多个算术逻辑运算部件，这些部件本身又用流水线方式构成。

●主存采用多体交叉存储器，以提高访问速度。

B．流水CPU的加速比

●若某CPU指令执行，可划分为K个阶段，每个阶段1个周期；

●非流水线CPU处理n个任务时，所需时钟周期数

    T1＝n × k

●一个具有k级过程段的流水CPU处理这n个任务时，需要的时钟周期数

    Tk＝k＋（n－1）

k个时钟周期用于处理第一个任务；

k个周期后，流水线被装满，剩余的n－1个任务只需n－1个周期即可完成。

●将T1和Tk的比率定义为k级线性流水处理器的加速比：

            Ck＝ T1 / Tk

C．流水线分类

●指令流水线

指令执行的并行处理；

指令流划分为取指、译码、取操作数、执行、写回等过程；

●算术流水线

运算操作步骤的并行处理；

现代微机中大多采用流水的算术运算器；

●处理机流水线

程序步骤的并行处理；

将每一阶段的处理分散在不同的机器上，应用于多机系统中；

经典习题整理：

一．选择题

1.以下叙述中正确描述的句子是：__A _D___。

A  同一个CPU周期中，可以并行执行的微操作叫相容性微操作

B  同一个CPU周期中，不可以并行执行的微操作叫相容性微操作

C  同一个CPU周期中，可以并行执行的微操作叫相斥性微操作

D  同一个CPU周期中，不可以并行执行的微操作叫相斥性微操作

2.流水CPU 是由一系列叫做“段”的处理线路所组成，和具有m个并行部件的CPU相比，一个 m段流水CPU__A____。

A 具备同等水平的吞吐能力      B不具备同等水平的吞吐能力

C 吞吐能力大于前者的吞吐能力 D吞吐能力小于前者的吞吐能力

3.微程序控制器中，机器指令与微指令的关系是___B___。

A. 每一条机器指令由一条微指令来执行

B. 每一条机器指令由一段微指令编写的微程序来解释执行

C. 每一条机器指令组成的程序可由一条微指令来执行

D. 一条微指令由若干条机器指令组成

4.由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期通常用___A___来规定。

  A  主存中读取一个指令字的最短时间 

  B  主存中读取一个数据字的最长时间 

  C  主存中写入一个数据字的平均时间 

  D  主存中读取一个数据字的平均时间 

5.指令周期是指___C___。

   A  CPU从主存取出一条指令的时间 ；

   B  CPU执行一条指令的时间  ；

   C  CPU从主存取出一条指令加上CPU执行这条指令的时间 ；

   D  时钟周期时间 ；

二．填空题

1.流水CPU是以A. ______为原理构造的处理器，是一种非常B. ______的并行技术。目前的C. ______微处理器几乎无一例外的使用了流水技术。

A.时间并行性 B.经济而实用 C.高性能

2. 当今的CPU 芯片除了包括定点运算器和控制器外，还包括A. ______，B. ______运算器和C. ______管理等部件。

A.Cache  B.浮点  C.存储

3.CPU从A. ______取出一条指令并执行这条指令的时间和称为B. ______。由于各种指令的操作功能不同，各种指令的指令周期是C. ______。

A.存储器  B.指令周期  C.不相同的

4．微程序设计技术是利用A.______方法设计B.______的一门技术。具有规整性、可维护性、C .______等一系列优点。

A.软件  B.操作控制  C.灵活性

三．综合题

如图B2.1表示使用快表（页表）的虚实地址转换条件，快表存放在相联存贮器中，其中容量为8个存贮单元。问：

（1）当CPU 按虚拟地址1去访问主存时，主存的实地址码是多少？

（2）当CPU 按虚拟地址2去访问主存时，主存的实地址码是多少？

（3）当CPU 按虚拟地址3去访问主存时，主存的实地址码是多少？

（2）主存实地址码 = 96000 + 0128 = 96128

（3）虚拟地址3的页号为48，当用48作检索项在快表中检索时，没有检索到页号为48的页面，此时操作系统暂停用户作业程序的执行，转去执行查页表程序。如该页面在主存中，则将该页号及该页在主存中的起始地址写入主存；如该页面不存在，则操作系统要将该页面从外存调入主存，然后将页号及其在主存中的起始地址写入快表。

第六章：总线系统

重难点内容整理：

总线的仲裁

连接到总线上的功能模块有主动和被动两种形态；

主方可以启动一个总线周期；

从方只能响应主方请求；

每次总线操作，只能有一个主方，但是可以有多个从方。

多个功能模块争用总线时，必须由总线仲裁部件选择一个主设备使用总线。

总线占用期

主方持续控制总线的时间。

总线仲裁方式

集中式：由仲裁器决定总线使用权的归属。

分布式：多个仲裁器竞争使用总线。

6.3.1  集中式仲裁

链式查询方式

连接方式

采用菊花链的方式连接所有具有总线使用能力的部件；

各设备共用一根总线请求信号线BR、总线授权信号线BG、总线忙信号线BS与仲裁器连接；

工作方式

总线授权信号BG串行地从一个I/O接口传送到下一个I/O接口。

设备的优先权与总线控制器的距离有关；

优点：硬件连接简单，判优容易，设备增删容易；

缺点：对电路故障敏感，优先级固定； 

 计数器定时查询方式

连接方式

省去总线授权信号BG；

增加计数器和设备地址线号线，每次相应总线申请，由计数值决定响应的顺序。

工作方式

有总线请求时，发出计数值，选择设备查询请求状态，依次查询每一个设备；

设备的优先权由计数值决定，计数值为0时同链式查询方式；

优点：优先权控制灵活，对电路故障不敏感；

缺点：硬件成本增加，控制复杂度高；

 请求方式

设备的优先权由仲裁器的内部排队逻辑决定；

优点：响应时间快，即确定优先响应的设备花费的时间少；

              对优先次序的控制也是相当灵活的； 

缺点：硬件复杂度高

6.3.2  分布式仲裁

分布式仲裁不需要仲裁器，由分布在各部件中的多个仲裁器竞争使用总线。

每个潜在的主模块都有自己的仲裁器和唯一的仲裁号，通过仲裁总线上仲裁号的比较，决定可占用总线的部件。

某部件有总线请求时，将其仲裁号发送到共享仲裁总线上；

每个仲裁器将仲裁总线上得到的号与自己的号进行比较；

如果仲裁总线上的号大，则它的总线请求不予响应，并撤消它的仲裁号；

最后，获胜者的仲裁号保留在仲裁总线上。

分布式仲裁是以优先级仲裁策略为基础。

经典习题整理：

1.总线有_______特性、_______特性、电器特性、_______特性。

解析：物理；功能；机械。

2.衡量总线性能的重要指标是_______,它定义为总线本生所能达到的最高______速率。

解析：总线带宽；传输。

3.在集中式总线仲裁中，_______方式响应时间最快，_______方式对_______最敏感。

解析：菊花链；请求；电路故障。

4.分布式仲裁不需要______，每个功能模块都有自己的______，通过分配_______，每个仲裁器将仲裁总线得到的号与自己的仲裁号进行比较，从而获得总线控制权。

解析：仲裁器；仲裁号和仲裁器；优先级

5.计算机使用总线结构的主要优点是便于实现积木化，同时（）。

A．减少了信息传输量              B.提高了信息传输的速度

C.减少了信息传输线的条数          D.加重了CPU的工作量

解析：C

6.系统总线中控制线的功能是（）

A.提供主存、I/O接口设备的控制信号响应信号

B.提供数据信息

C.提供时序信号

D.提供主存、I/O接口设备的响应信号

解析：A

7.在三种集中式总线仲裁中，请求方式响应时间最快，但它是以（）为代价的。

A.增加仲裁器开销                B.增加控制线数

C.增加仲裁器开销和控制线数      D.增加总线占用时间

解析：B

8.在不同速度的设备之间传送数据，（）。

A.必须采用同步控制方式

B.必须采用异步控制方式

C.可以选用同步方式，也可以选用异步方式

D.必须采用应答方式

解析：C

9.何为分布式仲裁？

解析：分布式仲裁以优先级仲裁策略为基础。每个潜在的主方功能模块都有自己的仲裁号和仲裁器。当他们有总线请求时，把他们唯一的仲裁号发送到共享的仲裁。总线上，每个仲裁器将仲裁总线上得到的号与自己的号进行比较。如果仲裁总线上的号大，则它的请求不予响应，并撤销他的仲裁号，最后获胜者的仲裁号保留在仲裁总线上。

10.何为请求仲裁方式？

解析：在请求方式中，每一个共享总线的设备均有一对总线请求线BRi和总线同意线BGi。当设备要求使用总线是，便发出该设备的请求信号。仲裁器中一般有一个派对电路，因而根据一定的优先次序决定首先响应哪个设备的请求，给设备已同意信号BGi。

11.某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHZ，求总线带宽是多少？

解析：设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个总线周期传送的数据量用D表示，根据定义可得：

     Dr=T/D=D*1/f=4B*33*（10）6/s=132MB/s

12.如果一个总线中并行传送位数据，总线频率为66NHZ，求总线带宽是多少？

解析：位=8B，Dr=D*f=8B*66*（10）6/s=528MB/s

第七章：外围设备

重难点内容整理：

一．磁盘上信息的分布

1.记录面

a)磁盘片表面；

b)一个盘片有上下两个记录面。

2.磁道 

c)记录面上一系列同心圆；

d)最外圈为0磁道 ，依次为1、2、……、N磁道；

e)每个磁道的存储容量均相同；

f)不同盘片的相同磁道构成一个柱面；

3.扇区

g)同心圆上的一段磁道区域；

h)每个扇区的存储容量也相同。

二．磁盘存储器的技术指标

●存储密度 

有道密度、位密度、面密度三个不同的指标；

相关概念

◆道距：相邻两磁道中心线之间的距离；

◆道宽：磁化轨迹的宽度。

●存储容量 

一个磁盘存储器所能存储的字节总数；

●平均存取时间 

从发出读写命令后，磁头从某一起始位置移动至新的记录位置，到开始从盘片表面读出或写入信息所需要的时间。

●数据传输率 

磁盘存储器在单位时间内向主机传送数据的字节数；

经典习题整理：

一．选择题

1.计算机的外围设备是指___D___。

A 输入/输出设备           B 外存储器

C 远程通信设备            D 除了CPU 和内存以外的其它设备

2.一张3.5寸软盘的存储容量为___A___MB，每个扇区存储的固定数据是______。

A.  1.44MB ，512B                B. 1MB，1024B  

C .2MB， 256B                    D .1.44MB，512KB

3.具有自同步能力的记录方式是___CD___。

     A  NRZ0     B  NRZ1     C  PM     D  MFM

4.在微型机系统中，外围设备通过___A___与主板的系统总线相连接。

   A  适配器     B  设备控制器    C  计数器     D  寄存器

5.CD—ROM光盘的标准播放时间为60分钟。在计算模式1情况下，光盘的存储容量为____B__。

   A  601MB      B  527MB      C  630MB      D  530MB 

二．填空题

1.重写型光盘分A.______和B.______两种，用户可对这类光盘进行C.______信息。

A.磁光盘  B.相变量  C.随机写入，擦出或重写

2.磁表面存储器主要技术指标有A.______，B. ______，C. ______，和数据传输率。

A．存储密度 B.存储容量  C.平均存储时间

3.每一种外设都是在它自己的A。______控制下进行工作，而A则通过B. ______和C. ______相连并受C 控制。

A.设备控制器  B.适配器  C.主机

4软磁盘和硬磁盘的A. ______原理与B. ______方式基本相同，但在C. ______和性能上存在较大差别。

A存储  B记录  C结构

5.不同的CRT显示标准所支持的最大A.______和B.______数目是C.______的。

A分辨率  B颜色  C不同

三．综合题

某磁盘存储器转速为3000转/分，共有4个记录盘面，每毫米5道，每道记录信息12288字节，最内层磁道直径为230mm，共275道，求：

1磁盘的存储容量为多大？

存储容量 = 记录面数×每面磁道数×磁道容量

               = 4面 ×275道 × 12288字节

               = 13516800字节

2 最高位密度和最低位密度分别是多少？

位密度 = 道容量 ÷ 磁道周长（2πR）

最内层磁道半径Rmin = 230mm ÷2 = 115mm

最外层磁道半径Rmax = Rmin + 275/5 = 115 + 55 = 170mm

最高位密度 = 12288字节÷ 2π Rmin = 17字节/mm

最低位密度=12288字节÷ 2π Rmax =11.5字节/mm

3磁盘数据传输率为多少？

磁盘数据传输率 = 每道容量×转速

                = 12288×50转/秒

                = 614400字节/秒 

4平均等待时间是多少？ 

平均等待时间 = 1/2×1/转速

                 = 1/2×1/50转/秒

                 = 1/100秒 =10ms

第八章：输入输出系统

重难点内容整理：

8.3   程序中断方式        

工作过程

CPU有传送要求时，启动外设后可处理其他事件，当外设准就绪后，通过中断的方式和CPU完成数据传送工作。

硬件要求

需要附加的中断控制电路。

特点

一定程度上实现了CPU和外设的并行工作；

中断操作过程增加了软硬件的开销，且每次数据传送只能传送一个字或一个字节的数据，数据传送效率低。

适用场合

CPU与慢速外设之间的数据传送。

8.3.1  中断的基本概念

义：

中断是指CPU正常运行程序时，由系统内/外部非预期事件或程序中预先安排好的指令性事件引起的，CPU暂停当前程序的执行，转去为该事件服务的程序中执行，服务完毕后，再返回原程序继续执行的过程。

注意：

中断是一个CPU执行程序的变化过程；

所有能引起中断的事件均称为中断源；

处理中断事件的中断服务程序是预先设置好的；

结束中断返回原程序时，要以原状态返回暂停处继续执行。

8.3.2  程序中断方式的基本I/O接口

接口内部组成

数据缓冲寄存器；

就绪触发器RD、忙状态触发器BS、允许中断触发器EI；

中断向量产生逻辑；

CPU的相应部件

中断请求触发器IR、中断屏蔽触发器IM；

程序中断的数据传送过程：

        CPU启动外设

     外设准备就绪后，向CPU请求中断

     CPU响应中断，执行中断服务程序完成数据传送

    传送完成，接口复位状态标志

8.3.3  单级中断

单级中断的概念

根据计算机系统对中断处理策略的不同，可分为单级中断系统和多级中断系统。单级中断系统是中断结构中最基本的形式。

单级中断源的识别

在单级中断中，采用串行排队链法来实现具有公共请求线的中断源判优识别。

中断向量的产生

向量中断

由硬件直接产生一个与该中断源对应的中断向量；

特点：速度快，但灵活性不好；

在硬件设计时考虑所有中断源的向量地址。 

位移量中断

由硬件直接产生一个位移量；

该位移量加上某个基地址，得到中断处理程序的入口地址。

向量地址转移

由硬件直接产生一个该中断源对应的固定向量地址；

该地址指向单元中存放一条转移指令，由该指令转入中断服务程序。

8.3.4  多级中断

当CPU正在执行某个中断服务程序时，另一个中断源又提出了新的中断请求，而CPU再次响应这一新的请求；

暂停当前的中断服务程序，转去执行新的中断服务程序。

多级中断中需要进行优先权的控制和判断。

一维多级中断结构

一维多级中断结构

每级仅有一个中断源；

中断屏蔽触发器IM

可决定对应级别的中断源是否能够被响应；

当某中断源的请求被响应时

设置同级和低级中断源的IM=1，不能嵌套；

设置高级中断源的IM=0，可以嵌套。

二维多级中断结构

二维多级中断结构

每级包含多个中断源;

同级中断源不能嵌套；

若设备E、F、H同时请求；

先响应设备E；

此时，若设备D请求中断；

不响应设备D；

若设备B请求中断；

则暂停设备E的中断服务，嵌套响应设备B；

中断请求/屏蔽寄存器

每一个中断源，中断管理系统中都会有一个对应中断请求触发器和中断屏蔽触发器，用于管理当前该中断源的状态；

中断请求触发器：1——有请求；0——无请求；

中断屏蔽触发器：1——被屏蔽；0——未被屏蔽；

若系统有n级中断，则有两个n位中断请求寄存器和中断屏蔽寄存器；

CPU响应中断时，系统需要进行优先权控制，实现正常的中断嵌套；

置“1”（关闭）本级和低级的中断屏蔽触发器；

清“0”（开放）更高级的中断屏蔽触发器；

多级中断的中断屏蔽技术

关中断

即使存在中断请求，CPU也不会响应；

CPU关中断的条件：置IF=0（STI指令实现）

仅对可屏蔽中断源而言；

中断屏蔽

用程序方式有选择地封锁某些中断源，而允许另一些中断响应。

实现多级中断的条件

提前设置“开中断”指令。

优先级高的中断请求有权中断优先级低的中断服务。

多级中断的中断屏蔽技术

中断屏蔽的实现方法：

设优先级从高到低依次为： 7、6、5、4、3、2、1、0；

则当响应第3级中断时

            中断屏蔽字设为：00001111

改变优先级的方法：修改屏蔽字

欲使第2级中断的优先权高于第3级；

则可设置第3级中的屏蔽字设为： 00001011

                   第2级中的屏蔽字设为： 00001111

经典习题整理：

1.发生中断请求的条件是______。

A.一条指令执行结束     B.一次I/O操作结束

C.机器内部发生故障     D.一次DMA操作结束

答案  B C D

2   在集中式总线仲裁中，______方式响应时间最快，______方式对电路故障最敏感。

A.菊花链    B.请求    C.计数器定时查询

    答案A ，B  

3.下述I/O控制方式中，______主要由程序实现。

A.PPU方式    B.中断方式    C.DMA方式    D.通道方式

答案  B

某中断系统中，每抽取一个输入数据就需要中断CPU一次，中断处理程序接受取样的数据，并将其保存到主存缓冲区内。该中断处理需要x秒。另一方面，缓冲区内每存储N个数据，主程序就将其取出进行处理，这种处理需要y秒。因此该系统可以跟踪到每秒______次中断请求。

A.N/（Nx+y）     B.N/（x+y）N    C.min[1/x，1/y]    D.max[1/x，1/y]

    答案 A

5 通道程序是由______组成。

A.I/O指令    B.通道指令（通道控制字）     C.通道状态字

        答案  B

6 通道对CPU的请求形式是______。

A.自陷    B.中断     C.通道命令     D.跳转指令

        答案  B

7周期挪用方式常用于______方式的输入/输出中 。

A DMA       B 中断      C 程序传送  D 通道 

        答案  A

8.DMA控制器按其A______结构，分为B______型和C______型两种。

    答案  A．组成结构   B．选择   C．多路  

9. DMA和CPU分时使用内存的三种方式是：A______，B______，C______。

答案  A．停止CPU访问内存  B． 周期挪用 

  C．DMA和CPU交替访内。

10.在计算机系统中，CPU对外围设备的管理处程序查询方式、程序中断方式外，还 有A______方式，B______方式，和C______方式。

答案  A．DMA  B．通道  C．外围处理机