EDA实验流水灯控制

一、设计内容及要求：

  设计一个彩灯控制器，要求：

1.四路彩灯从左向右逐次渐亮，间隔为1秒。

2.四路彩灯从右向左逐次渐灭，间隔为1秒。

3.四路彩灯同时点亮，时间间隔为1秒，然后同时变暗，时间为1秒，反复4次。

二、总体框图

图（1）总体框图

根据设计要求，电路设计大体思路如下：

由脉冲发生器发出频率脉冲信号，利用计数器加法计数功能输出0000~1111的脉冲信号，经过数据选择器分别在0000~0011，0100~0111，1000~1111三个时段输出不同的高低电平，控制移位寄存器实现右移→左移→置数功能，从而控制彩灯按照设计要求实现亮灭。

三、选择器件

本次课程设计所用器件如表一 ： 

表一  本次课程设计所用器件

 管脚图 逻辑符号

1)1是同步4位二进制加法计数器，M=16，CP上升沿触发

2)2既可同步清除，也可异步清除。同步清除时，清除信号的低电平将在下一个CP上升沿配合下把四个触发器的输出置为低电平。异步清除时，直接用清除信号的低电平把四个触发器的输出置为低电平。

3)3同步预置方式：当LD = 0时，在CP作用下，计数器可并行打入预置数据.当LD = 1时，使能输入PT同时为高电平，在CP作用下，进行正常计数。

4)PT任一为低时，计数器处于保持状态。

5)5 CO为进位输出，可用来级联成n位同步计数器。

2．四位双向移位寄存器74LS194

                      74LS194内部原理图

74LS194四位双向移位寄存器具有左移、右移、并行数据输入、保持、清除功能。

1）从图1中74LS194的图形符号和引脚图分析。SRG4是4位移位寄存器符号，D0~D3并行数据输入端、DSL左移串行数据输入端、DSR右移串行数据输入端、SA （M0）和SB （M1）（即9脚和10脚）工作方式控制端分别接电平开关，置1或置0，CP时钟输入端接正向单次脉冲，清零端接负向单次脉冲，Q0~Q3输出端。

表三                              逻辑符号          逻辑框图

3．十六选一数据选择其74150

74150内部原理图

74150逻辑功能表

逻辑框图 逻辑符号

十六选一的数据选择器74150并行输入D0～D15十六个数据，当选择输入A3A2A1A0的二进制数码依次由0000递增至1111，即其最小项由m0逐次变到m15时，16个通道的数据便依次传送到输出端，转换成串行数据。

4．非门74LS04

仔细观察一下图中给出的三极管开关电路即 可发现，当输入为高电平时输出等于低电平，而输入为低电平时输出等于高电平。因此输出与输入的电平之间是反向关系，它实际上就是一个非门。（亦称反向器）。

当输入信号为高电平时，应保证三极管工作在深度饱和状态，以使输出电平接近于零。为此，电路参数的配合必须合适，保证提供给三极的基极电流大于    深度饱和的基极电流。 

设计电路所用的芯片是74LS04，如下图所示：

       图 （12） 74LS04的内部结构图

                                                                                         图（13）三极管非门74LS04的逻辑框图

功能表如下图：

  表六 非门功能表

图（14）74LS04的逻辑符号

逻辑函数式Y= A

四、功能模块

在设计单元电路和选择元器件时，尽量选用同类型的元器件，如所有功能的部件都采用TTL集成电路，整个系统所用的元器件种类尽可能少。

下面介绍各单元电路的设计。

1． 脉冲发生

由脉冲发生器发出频率为1HZ，幅度为5V的连续脉冲信号，输入74LS163同步二进制计数器，利用74LS加法计数功能输出0000~1111的脉冲信号。

2．信号控制

由74LS163输出的0000~1111的脉冲信号输入3片十六选一数据选择器74150，

当输入信号为0000~0011时，第一片和第二片74150输出信号为0，经过74LS04非门变为高电平，第三片74150输出信号为1，经过74LS04非门变为低电平。

当输入信号为0100~0111时，第一片和第三片74150输出信号为0，经过74LS04非门变为高电平，第二片74150输出信号为1，经过74LS04非门变为低电平。

当输入信号为1000~1111时，第二片和第三片74150输出信号为0，经过74LS04非门变为高电平，第一片74150输出信号为0/1不断交换。

3．彩灯控制

三片74150的输出端分别接四位双向移位寄存器74LS194的CLR端S0端和S1端。

当计数器输出信号为0000~0011时，CLR端和S0端输入为高电平，S1端输入为低电平，彩灯从左向右依次点亮，时间间隔为1秒。

当计数器输出信号为0100~0111时，CLR端和S1端输入为高电平，S0端输入为低电平，彩灯从右向左依次熄灭，时间间隔为1秒。

当计数器输出信号为1000~1111时，S0端和S1端输入为高电平，CLR端输入为高/低电平交替，四盏彩灯同时点亮火熄灭，时间间隔为一秒。

五、总体设计电路图

（1） 总电路说明：

    图中由脉冲发生器输出1HZ脉冲，输出端接到计数器74LS163的CLK端，通过74LS163的计数功能，发出0000~1111的信号，计数器的四个输出端Q0Q1Q2Q3分别加在十六选一数据选择器74150的ABCD端，第一片74150的输出端加非门后接在74LS194的CLR端，第二片74150的输出端加非门后接在74LS194的S0端，第三片数据选择器的输出端加非门后接在74LS194的S1端，使彩灯按照设计要求变化。

（2） Multisim仿真结果 

用Multisim对总电路进行仿真，仿真开始后，彩灯依时间顺序按设计要求变亮或熄灭。这一点也可以从电路图仿真结果中得到验证。

（3）总电路的硬件实现

各模块的功能已经在功能模块中得到了硬件实现，并验证正确，将各模块连接起来，打开电源开关，四个发光二极管从左向右逐次渐亮又从右向左逐次渐灭，之后同时变亮又变灭，重复四次，时间间隔为1秒，从而总电路得到验证。

六、课程设计总结

通过两个星期的努力，终于完成了这次课程设计。在此次课程设计实验中，我学会了寄存器的使用方法， 熟悉了寄存器的一般应用，基本掌握了数字系统设计和调试的方法。在这个数字电路中我们可以观测到，当输入“16”个脉冲以后，输出数据回到起始值，16个脉冲一循环，因此，可以把该电路作为一个“16”进制的计数器。通过本课程设计我基本掌握了数字系统的仿真与设计方法。使我认识到在实际电路的连接时，要注意每一个引脚的接法。由于实物的连接和电路仿真软件有差别，要经过多次调试才能实现其功能的演示。