一、公式化简法
1、化简函数Ｌ＝
解：先用摩根定理展开：＝ 再用吸收法
Ｌ＝
＝
＝
＝
＝
2、化简函数Ｌ＝
解： Ｌ＝
＝
＝
＝
=
=
=
3、化简函数Ｌ＝
解：Ｌ＝
＝
＝
＝
＝
＝
4、将下列函数化简成最简的与－或表达式
1）Ｌ＝
2) L=
3) L=
解：1）Ｌ＝
＝
=
=
=
=
=
2) L=
=
=
=
=
3) L=
=
=
＝
=
＝
二、逻辑函数的化简—卡诺图化简法：
卡诺图是由真值表转换而来的，在变量卡诺图中，变量的取值顺序是按循环码进行排列的，在与—或表达式的基础上，画卡诺图的步骤是：
1.画出给定逻辑函数的卡诺图，若给定函数有个变量，表示卡诺图矩形小方块有个。
2.在图中标出给定逻辑函数所包含的全部最小项，并在最小项内填1，剩余小方块填0.
用卡诺图化简逻辑函数的基本步骤：
1.画出给定逻辑函数的卡诺图
2.合并逻辑函数的最小项
3.选择乘积项，写出最简与—或表达式
选择乘积项的原则：
①它们在卡诺图的位置必须包括函数的所有最小项
②选择的乘积项总数应该最少
③每个乘积项所包含的因子也应该是最少的
例1.用卡诺图化简函数Ｌ＝解：
1.画出给定的卡诺图
2.选择乘积项：Ｌ＝
例2.用卡诺图化简Ｌ＝
解：1.画出给定4变量函数的卡诺图
2.选择乘积项
设到最简与—或表达式Ｌ＝
例3.用卡诺图化简逻辑函数
Ｌ＝
解：1.画出4变量卡诺图
2.选择乘积项，设到最简与—或表达式
Ｌ＝
三、门电路
低电平噪声容限：
高电平噪声容限：
例：74ＬＳ00的
它的高电平噪声容限 ＝3－1.8＝1.2Ｖ
它的低电平噪声容限 ＝0.8－0.3＝0.5Ｖ
2.逻辑0和逻辑1的接法
在下面四种接法下都属于逻辑0
①输入端接地
②输入端低于1.5Ｖ的电源
③输入端接同类与非门的输出电压低于0.1Ｖ
④输入端接10电阻到地
采用下列4种接法都属于逻辑1
①输入端悬空
②输入端接高于2Ｖ电压
③输入端接同类与非门的输出高电平3.6Ｖ
④输入端接10电阻到地
四、组合逻辑电路
（一）组合逻辑电路的分析步骤：
1.根据电路，写出输出表达式；
2.化简（为使写真值表简单）；
3.写出真值表；
4.分析真值表说明功能。
例：由与非门构成的表决电路如图所示，ABCD表示4个人，
L=1时表示决议通过，试分析（1）通过决议有几种情况；
（2）谁的权力最大。
解：（1）写出逻辑函数表达式：
（2）填写真值表：
（3）分析真值表规律：从真值表看出，ABCD中三个以上为1的，L为1；当ABCD中只有两个为1时，只有 C为1，L才为1，否则L为0。可见C的权力最大。
(二)组合逻辑电路的设计方法
根据实际需要，设计组合逻辑电路基本步骤如下：
1.逻辑抽象
①分析设计要求，确定输入、输出信号及其因果关系
②设定变量，即用英文字母表示输入、输出信号
③状态赋值，即用0和1表示信号的相关状态
④列真值表，根据因果关系，将变量的各种取值和相应的函数值用一张表格一一列举，变量的取值顺序按二进制数递增排列。
2.化简
①输入变量少时，用卡诺图； ②输入变量多时，用公式法
3.写出逻辑表达式，画出逻辑图
①变换最简与或表达式，得到所需的最简式
②根据最简式，画出逻辑图
例1、设计一个8421BCD检码电路，要求当输入量ABCD<3或>7时，电路输出为高电平，试用最少的与非门实现该电路。
解：1.逻辑抽象
①分由题意，输入信号是四位8421ＢＣＤ码为十进制，输出为高、低电平；
②设输入变量为ABCD，输出变量为Ｌ；
③状态赋值及列真值表：输入变量的状态赋值及真值表如下表所示。
2.化简
由于变量个数较少，用卡诺图化简。画圈（见图）
3.写出表达式
经化简，得到
4.画出逻辑图
(三) 用组合逻辑集成电路构成函数
74LS151的逻辑图，为输入使能端，低电平有效为地址输入端，为数据选择输入端，、互非的输出端，其菜单如下表。
＝
=
其中为的最小项；为数据输入
当＝1时，与其对应的最小项在表达式中出现
当＝0时，与其对应的最小项则不会出现
（利用这一性质，将函数变量接入地址选择端，就可实现组合逻辑函数。）
例1：利用八选一数据选择器74LS151产生逻辑函数
解：1）将已知函数变换成最小项表达式
Ｌ＝
＝
＝
例2：将 转换成74LS151对应的输出形式=
解：在表达式的第1项中为反变量，Ｂ、Ｃ为原变量，故＝011
在表达式的第２项，中A、C为反变量，为原变量，故＝101
同理 =111； =110
这样Ｌ＝
将74LS151中m取1
即＝1
取0，即＝0
由此画出实现函数Ｌ＝的逻辑图如右上图示。
五、锁存器和触发器
（一）各种触发器的逻辑符号、功能及特性方程
1. 边沿触发器
边沿触发器指触发器状态发生翻转在CP产生跳变时刻发生，
边沿触发器分为：上升沿触发和下降沿触发
1)边沿R-S触发器
①上升沿R-S触发器
其特性方程:;（约束条件） (CP上升沿到来时有效)
②下降沿R-S触发器
其特性方程:
;（约束条件）(CP下降沿到来时有效)
2）边沿Ｄ触发器
①上升沿Ｄ触发器
其特性方程(CP上升沿到来时有效)
②下降沿Ｄ触发器
其特性方程(CP下降沿到来时有效)
2）边沿JK触发器
①上升沿JK触发器
其特性方程(CP上升沿到来时有效)
②下降沿JK触发器
其特性方程(CP下降沿到来时有效)
3）Ｔ触发器
①上升沿Ｔ触发器
其特性方程(CP上升沿到来时有效)
②下降沿Ｔ触发器
其特性方程: (CP下降沿到来时有效)
六、 时序逻辑电路
（一）、时序逻辑电路分类
时序逻辑电路分为同步时序逻辑电路和异步时序逻辑电路，时序逻辑电路通常由组合逻辑电路和存贮电路两部分组成。
（二）、同步时序电路分析
分析步骤：①确定电路的组成部分
②确定存贮电路的即刻输入和时序电路的即刻输出逻辑式
③确定电路的次态方程
④列出电路的特性表和驱动表
⑤由特性表和驱动表画出状态转换图
⑥电路特性描述。
例1：分析如下图示同步时序电路的逻辑功能
解：
①确定电路的组成部分
该电路由2个上升沿触发的T触发器和两个与门电路组成的时序电路
②确定激励方程和输出方程：
激励方程：对于：
对于：
输出方程：
③确定电路的状态方程
对于：
对于：
④列出状态表和真值表
由于电路有2个触发器，故可能出现状态分别为00、01、10、11
设
⑤电路状态图为
⑥电路的特性描述
由状态图，该电路是一个可控模4加法计数器，当A=1时，在CP上升沿到来后电路状态值加1，一旦计数到11状态，Y=1，电路状态在下一个CP上升沿加到00，输出信号Y下降沿可用于触发器进位操作，当A=0时停止计数。
例2：试分析下图示电路的逻辑功能
解：①确定电路的组成部分
该电路由3个上升沿触发的D触发器组成
②确定电路的激励方程和状态方程
激励方程：对于：
对于：
对于：
状态方程：
对于：（CP上升沿到来有效）
对于：（CP上升沿到来有效）
对于：（CP上升沿到来有效）
③列出真值表和状态转换表
④由状态表转换真值表画出如下图示状态图
、、、、、这6个状态，形成了主循环电路，、为无效循环
⑤ 逻辑功能分析
由状态图可以看出，此电路正常工作时，每经过6个时钟脉冲作用后，电路的状态循环一次，因此该电路为六进制计数器，电路中有2个无效状态，构成无效循环，它们不能自动回到主循环，故电路没有自启动能力。
（三）、同步时序电路设计
同步时序设计一般按如下步骤进行：
1）根据设计要求画出状态逻辑图；
2）状态化简；
3）状态分配；
4）选定触发器的类型，求输出方程、状态方程和驱动方程；
5）根据方程式画出逻辑图；
6）检查电路能否自启动，如不能自启动，则应采取措施加以解决。
例：用JK触发器设计一同步时序电路，其状态转换表如下所示。
解：
由题意，状态图已知，状态表已知。故进行状态分配及求状态方程，输出方程。
由于有效循环数N=4，设触发器个数为K,则≥4 得到K=2.
故选用2个JK触发器，将状态表列为真值表，求状态方程及输出方程。
Y的卡诺图：
的卡诺图：
的卡诺图：
=
=（A
将
（A分别写成JK触发器的标准形式：
J
则对于F:
故得到激励方程： =1, =1
对于方程
＝A
故得到激励方程： =A； = A；
画出逻辑图（右上图），选用上升沿触发的JK触发器。
Copyright © 2019-2025 51dongshi.net 版权所有
违法及侵权请联系：TEL:177 7030 7066 E-MAIL:11247931@qq.com 本站由北京市万商天勤律师事务所王兴未律师提供法律服务
