Protel99se常见问题集锦

1．对话框信息显示不完整

单击file左侧的系统设置按钮，选取preferencs…..命令，将选项Use Client System Font For All Dialogs前的复选框中的√取消即可。

2.存盘备份问题

软件默认会产生一些备份文件，如：“Backup Of…”，当你设计的原理很图多时，就会产生很多的备份文件，带来不必要的麻烦，操作同上，将Creat Backup Files 前复选框的√取消即可。

二，原理图部分

( 1 ) ERC 报告管脚没有接入信号： 

a ．创建封装时给管脚定义了工／O 属性； 

b ．创建元件或放置元件时修改了不一致的grid 属性，管脚与线没有连上； 

c ．创建元件时pin 方向反向，必须非pin name 端连线。

( 2 ）元件跑到图纸界外：没有在元件库图表纸中心创建元件。 

( 3 ）创建的工程文件网络表只能部分调入pcb ：生成netlist 时没有选择为global 。

( 4 ）当使用自己创建的多部分组成的元件时，千万不要使用annotate .

5．原理图插入Word文档的问题

有时需要将电路原理图复制到Word文档中，会出现问题，正确的步骤是：Tools/Preferencs→Craphical Editing标签Opions项Add Template to Clipboard前的复选框的√去掉，然后使用画图工具栏的文字放置按钮，在电路图四周放置最小字号的小数点，选中包括小数点在内的所有对象，执行Edit/Copy即可。

6.集成芯片管脚名或网络标号的字母上方经常要画横线，如、D等，如何实现？

在原理图或元件库的编辑中，遇到需要在网络标号或管脚名等字符上方画横线时，只要在输入这些名字的每个字母后面再补充输入一个“\”符号，Protel即可自动把“\” 转化为前一字母的上画线。

7. 为什么导线明明和管脚相连，ERC却报告说缺少连线？

答：可能的原因有： 

(1)该问题可能是由于栅格(Grids)选项设置不当引起。如果捕捉栅格精度(Snap)取得太高，而可视栅格(Visible)取得较大，可能导致绘制导线（wire）时，在导线端点与管脚间留下难以察觉的间隙。例如：当Snap取为1，Visible取为10，就容易产生这种问题；

(2)另外在编辑库元件、放置元件管脚时，如果把捕捉栅格精度取得太高，同样也会使得该元件在使用中出现此类似问题。所以，进行库编辑时最好取与原理图编辑相同的栅格精度。

三，PCB部分

1.    网络载入时报告NODE 没有找到： 

a ．原理图中的元件使用了pcb 库中没有的封装； 

b.  原理图中的元件使用了pcb 库中名称不一致的封装； 

c.  原理图中的元件使用了pcb 库中pin ntllnber 不一致的封装。如三极管：Sch 中pin ntllnber 为e , b , c ，而pcb 中为1 , 2 , 3    

d、原理图元件引角数量多余该元件封装引角时，会引起NODE没有找到。

2. 打印时总是不能打印到一页纸上： 

a.创建pcb 库时没有在原点； 

b.多次移动和旋转了元件，

c.pcb 板界外有隐藏的字符。选择显示所有隐藏的字符，缩小pcb , 然后移动字符到边界内

3. DRC报告网络被分成几个部分：

  表示这个网络没有连通，看报告文件，使用选择CONNECTED COPPER查找。

4.负电平输入有效的引脚外观如何设置？

在设置元件属性栏中的DOT项前打勾选中即可。

5.创建的工程文件网络表只能部分调入pcb

生成netlist时没有选择为global。

6.在PCB中标注汉字

PCB编辑器→PLACE/CHINESE汉字选项→Advanced Text System