计算机组成原理考试题及答案

1.冯.诺依曼的计算机的硬件包括运算器、（存储器）、（控制器）、输入设备、输出设备五部分。

2.微程序放在（控制存储器）中。

3.八位2进制的补码（含符号位）表示的最大数是(126).

4.某机字长32位，存储容量1mb，若按字编址，它的地址数为（ ），如果按字节编址，它的地址数为 （    ）。

5.计算机中一条指令由两部分构成，（操作码）和（地址码）。

6.常见的集中式判优控制有三种，分别链式查询、（计数器定时查询）、（请求）。

7.某计算机的I/O设备采用异步串行传送方式传送字符信息。字符信息的格式为一位起始位、七位数据位、一位效验位和一位停止位。若要求每秒传送480个字符，那么该设备的数据传送速率为（4800）波特。

8.[X]补=1001，则[X]原=（0010），[-X]补=（1110）。

9.设总线的时钟频率为8MHz，一个总周期等于4个时钟周期。如果一个总线周期中并行传送16位数据，该总线的带宽为(16MBps）。

10.中断屏蔽字某位为（1）时，表示该位对应的中断被屏蔽。

11.Cache的映射方式有直接映像，（全相联映射）和（组相连映射）三种

12.设指令字长为16位，每个操作数的地址为6位。如果定义了13条二地址指令，（1）采用定长操作码技术，还可以安排（   ）条一地址指令，（2）采用扩扩展操作码技术，还可以安排（192）条一地址指令

13.动态存储器是利用（电容）存储电荷的原理来寄存信息。

2、选择题 20分

1、下述I/O控制中，主要由程序实现的是（C）

A、PPU(外围处理机)方式    B、通道方式

C、中断方式               D、DMA方式

2、浮点数表示的范围和精度处决于（A）

A、阶码的位数和尾数的位数

B、阶码的位数和尾数采用的编码

C、阶码采用的编码和尾数采用的编码

D、阶码采用的编码和尾数的位数

3、在cache的地址映射中，若主存中的任意一块均可映射到cache内的任意一块位置上，这种方法被称为（A）

A、全相联映射             B、直接映射

C、组相联映射             D、混合映射

4、主存、外设不能并行工作的方式（A）

A、程序查询方式

B、中断方式

C、通道方式

D、DMA方式

5、若只用双符号位，则发生正溢的特征是：双符号为是（B）

A、00          B、01

C、10          D、11

6、某单片机的系统程序，不允许用户在执行时改变，则可以选用（D）作为存储芯片

A、SRAM

B、Cache

C、辅助存储器

D、闪速存储器

7、系统总线的地址线功能是（D）

A、用于选择主存单元地址

B、用于选择进行信息传输的设备

C、用于选择外存地址

D、用于指定主存和I/O设备接口电路的地址

8、变址寻址方式中，操作数的有效地址等于（C）

A、基址寄存器的内容加上形式地址

B、堆栈指示器内容加上形式地址

C、变址寄存器内容加上形式地址

D、程序寄存器内容加上形式地址

9、中断屏蔽字的作用是（ B）

A、暂停外设对主存的访问

B、暂停对某些中断源的响应

C、暂停cpu对主存的访问

D、暂停对一切中断源的处理

10、DMA方式的数据交换不是由cpu执行一段程序来完成，而是在（D）之间建立一条数据通路，即由硬件来实现

A、cpu与主存之间

B、外设与外设之间

C、Cpu与外设之间

D、外设与主存之间

3、计算题（每题8分，共40分）

1、写出1100、1101、1110、1111对应的汉明码

解：有效信息均为n=4,假设有效信息用b1b2b3b4表示

校验位位数为k=3位（≥n+k+1）

设校验位分别为c1,c2,c3，则汉明码共有4+3=7位，即：c1c2b4c3b3b2b1

校验位在汉明码中分别处于第1、2、4位

C1=b4⊕b3⊕b1

C2=b4⊕b2⊕b1

C3=b3⊕b2⊕b1

当有效信息为1100时，c3c2c1=011,汉明码为1110100。

当有效信息为1101时，c3c2c1=100,汉明码为0011101。

当有效信息为1110时，c3c2c1=101,汉明码为1011110。

当有效信息为1111时，c3c2c1=010,汉明码为0110111。

2、已知X=0.a1a2a3a4a5a6（ai为0或1），讨论下列几种情况对ai各取何值

（1）、X>1/2 (2)X≥1/8  (3)1/4≥X≥1/6

解： （1）若要X > 1/2，只要a1=1，a2~a6不全为0即可（a2 or a3 or a4 or a5 ora6 = 1）；

（2）若要X ≥1/8，只要a1~a3不全为0即可（a1 or a2 or a3 =1）， a4~a6可任取0或1；

(3）若要1/4 ≥X ≥1/16，只要a1=0，a2可任取0或1；

        当a2=0时，若a3=0，则必须a4=1，且a5、a6不全为0（a5 or a6=1；若a3=1，则a4~a6可任取0或1；

        当a2=1时， a3~a6可任取0或1。

3、用booth算法求[x*y]补，x=+0.1101 y=-0.1110

4、设主存为1MB，cache容量为16KB，每字块有16个字，每字32为

(1)、若cache采用直接相联映像，求主存地址字段中各段的位数

(2)、若cache采用四路组相联映像，求主存地址字段中各段的位数

（1）若Cache采用直接相联映像： 

字块中含个字节，字块的位数为b=6。 

Cache中含有256个字块，所以字块地址位数c=8。 主存容量为1M字节，总位数为20。 主存字块标记位数t=6。  

（2）若Cache采用四路组相联映像， 

字块中含个字节，字块的位数为b=6。 每组含有四个字块，每组含256个字节。 

Cache中含有个字块，所以组地址位数q=6。 主存容量为1M字节，总位数为20。 主存字块标记位数t=8。

5.假设CPU执行某段程序时共访问Cache命中4800次，访问主存200次，已知Cache的存取周期是30ns，主存的存取周期是150ns，求Cache的命中率以及Cache-主存系统的平均访问时间和效率？

󰂙cache命中率：4800 /（4800+200）= 0.96

󰂙平均访问时间：30*0.96 + (150+30) *(1-0.96) = 36 ns󰂙

效率= 访问Cache的时间/平均访问时间= 30/36 = 83.3%󰂙

4、综合题 20分

  设cpu有16根地址线，8根数据线，并用MREQ(低电平有效)作访存控制信号，R/M作读/写控制信号（高电平为读，低电平为写），现有这些存储芯片：

  Rom(2k*8位，4k*4位，8k*8位)

  Ram（1k*4位，2k*8位，4k*8位）

 及74138译码器和其他门电路 （门电路自定）

试从上述规格中选出合适的芯片，画出cpu和存储芯片的连接图，要求如下

（1）、最小4k地址为系统程序区，最大8k地址范围为用户程序区

（2）、指出选用存储芯片的类型和数量

（3）、详细画出片选逻辑

最小2K地址为系统存储区，2048--6143地址范围为用户程序区