2006级计算机组成原理试卷(A卷答案)

一、单选题(每题2分，共20分)

    BACAB   ADCCB

二、填空题(每空1分，共20分)

1、浮点数   对阶

2、程序控制方式   中断控制方式   DMA控制方式

3、内容  行地址表  

4、顺序寻址   跳跃寻址

5、1,1111111,0.11……1（23个1）；2127ⅹ(1-2-23)；0,0000000,1.01……1（22个1）；-2-128ⅹ(2-1+2-23)

6、指令周期  机器周期   时钟周期

7、指令寄存器IR      内存地址寄存器AR

8、ISA   PCI

三、简答题(每题 10 分，共 30 分)

1、解：

（1）若Cache采用直接相联映像：

字块中含个字节，字块的位数为b=6。（1分）

Cache中含有256个字块，所以字块地址位数c=8。（2分）

主存容量为1M字节，总位数为20。

主存字块标记位数t=6。（2分）

（2）若Cache采用四路组相联映像，

字块中含个字节，字块的位数为b=6。（1分）

Cache中含有256个字块，每组含有4个字块，所以组地址位数q=6。（2分）

主存容量为1M字节，总位数为20。

主存字块标记位数t=8。（2分）

2、解：设屏蔽位为“1”时表示对应的中断源被屏蔽，屏蔽字排列如下：（每行2分）

主存慢于cache的倍率 ：r = tm / tc = 250ns / 50ns = 5（2分）

访问效率 ：e = 1 / [r + (1 – r)H] = 1 / [5 + (1 – 5)×0.95] = 83.3%（3分）

平均访问时间 ：ta = tc / e = 50ns / 0.833 = 60ns（3分）

四、综合题(每题15分，共30分)

1、解：

(1)数据寄存器32位（2分）

(2)地址寄存器21位（2分）

(3)共需要8片FLASH（5分）

(4)存储器的组成原理如图：（6分）

2、解：DMA方式接口电路的基本组成框图如下：（5分）

以数据输入为例，具体操作如下：(以下每点1分)

① 从设备读入一个字到 DMA 的数据缓冲寄存器 BR 中，表示数据缓冲寄存器“满”（如果I/O 设备是面向字符的，则一次读入一个字节，组装成一个字）；

② 设备向DMA接口发请求（DREQ）；

③ DMA接口向CPU申请总线控制权（HRQ）；

④ CPU发回HLDA信号，表示允许将总线控制权交给DMA接口；

⑤ 将DMA主存地址寄存器中的主存地址送地址总线；

⑥ 通知设备已被授予一个 DMA 周期（DACK），并为交换下一个字做准备；

⑦ 将DMA数据缓冲寄存器的内容送数据总线；

⑧ 命令存储器作写操作；

⑨ 修改主存地址和字计数值；

⑩ 判断数据块是否传送结束，若未结束，则继续传送；若己结束，（字计数器溢出），则向CPU申请程序中断，标志数据块传送结束。