南理工eda2数字电子设计多功能数字钟

自动化学院         

电气工程及其自动化专业

   学号：0910190234    

   姓名：罗余

指导老师：姜萍

2012-3-21

摘要

 本文是基于QuartusII软件以及相应的实验平台完成的多功能数字计时器实

验，使我们清楚地了解到我们身边的数字表的功能是怎样实现的。

    主要涉及模60与模24计数器、动态显示控制电路、分频器主要整点报时电路，

电路都是以模块封装好的，以便其他电路调用。计数器构成计时部件，分频器分出的1HZ脉冲计时，调用动态显示电路显示，整点报时电路控制蜂鸣器。显示控制时为了节约资源采用动态原理。

关键字： 多功能数字时钟  整点报时  层次设计



Summary:

This article is based QuartusII software and the corresponding experimental platform to complete the multi-function digital timer real

Experience, so we clearly understand that our figures around the table function is achieved.

 Mainly related to the mold 60 and mold 24 counters, dynamic display control circuit, a divider whole point timekeeping circuit.

Module package, the circuit is good, so that other circuit call. Counter constitute a timing component, the 1HZ pulse dividers separate the timing, call the dynamic display circuit, the whole point timekeeping circuit to control the buzzer. Dynamic principle of control in order to save resources.

Key word: 

Multi-function digital clock、Synchronous、 A little bit whole tell the time ,The layer designs

目录

一、设计要求……………………………………5

二、方案………………………………………6

三、各模块说明……………………………………7

1)分频模块………………………………………7

2)计时模块………………………………………11

3)显示模块…………………………………15

4)计时—显示模块………………………………18

5)报时模块………………………………………19

6)总电路………………………………………20

四、编程下载………………………………21  

五、结论…………………22

六、参考文献………………………………22

七、实验中出现问题及其解决办法………………………22

八、实验收获与感受………………………………23

一、设计要求

1.设计一个数字计时器，可以完成00:00:00到23:59:59的计时功能，并在控制电路的作用下具有保持、清零、快速校时、快速校分、整点报时等基本功能。

2.具体要求如下：

1)能进行正常的时、分、秒计时功能，最大计时显示23小时59分59秒。

2)分别由六个数码管显示时分秒的计时。

3)K1是系统的使能开关，K1=0正常工作，K1=1时钟保持不变。

4)K2是系统的清零开关，K2=0正常工作，K2=1时钟的分、秒全清零。

5)在数字钟正常工作时可以对数字钟进行快速校时和校分。K3是系统的校分开关，K3=0正常工作K3=1时可以快速校分；K4是系统的校时开关，K4=0正常工作，K4=1时可以快速校时。

3.设计提高部分要求

1)时钟具有整点报时功能，当时钟计到59’51”时开始报时，在59’51”,59’53”, 59’55”,59’57” 时报时频率为512Hz,59’59”时报时频率为1KHz。

2)闹表设定：通过开关切换显示至闹钟界面，利用闹钟校时和校分开关对闹钟时间进行设定，且不影响数字钟计时。当计时到闹钟设定时间蜂鸣器鸣叫，并响起彩铃。           

4.仿真与验证

用Quartus软件对设计电路进行功能仿真，并下载到实验板上对其功能进行验证。

二 方案论证

数字计时器是由计时电路、译码显示电路、脉冲发生电路和控制电路等几部分组成的，控制电路按要求可由校分校时电路、清零电路和保持电路组成。其中，脉冲发生电路将试验箱提供的48Mhz的频率分成电路所需要的频率；计时电路与动态显示电路相连，将时间与星期显示在七段数码管上，并且驱动蜂鸣器整点报时；校时校分电路对时、分提供快速校时；清零电路作用时，系统的分秒时同时归零；保持电路作用时，系统停止计时并保持时间不变。

其原理框图如图所示：

三 各子模块设计原理

3.1分频模块

分频模块将实验箱提供的48MHZ的频率分频，得到所需的频率。实验中需要1HZ作为时秒、分、时的时钟信号，2HZ作为校分、校时的时钟信号，500HZ、1000HZ作为报时蜂鸣所需频率信号等。我们实现的方法是8分频（三个2分频级连），6分频（一个2分频和一个3分频的级连）和分频（6个5分频和6个2分频的级连）和4分频（二个2分频级联）

a)八分频

这个二分频电路是由D触发器产生的，占空比为50%。

波形图如下：

b)六分频

这里设计了如下一个计数循环： 00，01，10，00。采用高位作为分频信号输出，占空比为1：2，此时再接到一个D触发器的时钟端进行二分频，即实现六分频，且满足占空比为50%的要求。

波形图如下：

c)十分频

该方法与六分频的实现是一个原理。

波形图如下：

d)四分频

该方法与八分频的实现是一个原理。

波形图如下：

通过适当的修改可以得到各种分频的小模块

如上图，对48MHz的频率如此分频可以得到1Hz,2Hz,500Hz,1KHz

然后对这模块进行封装

3.2计时模块

3.2.1 模60计数器

模60计数器由两片74160共同组成，用同步计数的方式。前一片为0—5计数，后一片为0—9计数。K1为保持开关，K1为‘0’时电路保持，反之电路正常计时。K2为清零开关，K2为‘1’时对电路清零。K3为时钟切换开关，使用两种频率使计数器计数，1Hz的频率正常计数，2Hz的频率可用于快速校分和校时。clk1外接1Hz的计时频率，clk2外接2Hz的校正频率，K3为‘1’时，进行快速计时。封装如下：

说明：clk1和clk2分别为输入的1Hz和2Hz的时钟。K1、K2和K3分别接开关。H4..H1为计时输出的高位，L4..1为计时输出的低位。ci为进位信号。

波形图如下

3.2.2 模24计数器

模24计数器与模60计数器原理基本相同。用同步计数的方式。右边一片为低位0—9计数，左边一片为高位0—2计数，记到23时要同步置数00。

波形图如下

3.2.3 总体计时电路

三片计时核心模块分别是小时位（模24）、分位（模60）和秒位（模60）。为简化设计，上一级的时钟来源于下一级的进位信号，而没有采用同步的方式。从硬件的角度来说，SmartSOPC实验箱的硬件速度已经相当快，在一般情况下，这种异步的方式是可行的。

为实现校分时小时位和秒位保持、校时的时候分位和秒位保持，可以对使能信号进行一定的处理，如上图中的三个与门所示。将多个保持信号通过或门再送入时钟端即可实现上述要求。

图  或门

为了稳定校时和校分的输入信号，加入了消颤开关：

图  消颤开关

为了消颤而且减小延时的目的，触发器的输入时钟为2Hz。

总体计时电路封装如下：

波形图如下

3．3显示模块

图  显示模块模型

通常基本显示模块的模型如上图所示，使用了6个数码管，可以显示小时、分钟和秒。

自行设计的显示模块的整体电路如下:

封装成如下模型：

3.3.1 数据选择器（24选4）

设计的数据选择器整体封装如下：

图  32选4数据选择器

内部由数据选择器74151扩展形成，4片数据选择器使用相同的地址选择信号，实现了24选4输出。输入为小时位、分位、秒位，通过地址信号的选择，每次可输出包含四位的一路数据。

3.4 计时—显示模块

图计时-显示电路

将计时电路和显示电路级联形成计时—显示模块。

封装如下：

图计时显示模块

3.5 整点报时模块

该模块实现在59分53秒、59分55秒、59分57秒以500Hz的频率报时，在59分59秒以1kHz的频率报时。

该电路不难实现，将当前时间进行判断，若符合，则以相应频率启动蜂鸣器。

59分53秒、59分55秒、59分57秒的处理

   首先绘出秒个位的卡诺图。

      Q2Q1

由卡诺图可知，3、5、7秒的控制信号为。

59分59秒的处理

   9即为‘1001’，只用将最高位和最低位相与即可。

具体电路如下图所示：

图整点报时电路

封装后得模块

图  整点报时模块

3.6 总电路

图   总体电路

四 编程下载

将不用的管脚设置为输入三态后进行管脚分配，输入管脚，然后再次编译，编程下载到实验箱，即可完成

另外，该电路设置了保持和清零开关，正常情况下应该使这些开关无效，否则计时器不能正常计时。

五 结论

本次EDA使用QUARTUSⅡ和SmartSOPC实验箱进行了多功能数字钟的设计，数字钟除了具有基本的计时和清零保持功能外还有整点报时快速校对功能

六 参考文献

[1] 刘艳萍，高振斌，李志军. EDA 实用技术及应用. 北京：国防工业出版社，2006  

[2] EDA设计实验指导书. 南京理工大学电子技术中心，2011

[3] 蒋立平，姜萍，谭雪琴，花汉兵. 数字逻辑电路与系统设计. 北京：电子工业出版社,2009

七 实验中出现问题及其解决办法

 实验中下载过后出现无法正常显示数字问题，经过努力检查，将管脚一一排查并一一核对，过后显示正常。在定时报时时，报时时间不准确，且报时声音不全。仔细将分频电路一一排查，去除了一些错误且没必要的电路，最终报时正确无误。

八 实验收获与感受

    在这次EDA实验中，遇到问题解决问题 ，发扬不怕困难勇于吃苦的精神。在遇到问题时，善于思考勇于创新。对于遇到的问题，不急躁不放弃。冷静思考。发扬同学之间相互帮助的精神，善于发问。在没有思路的情况下，坚持不懈。从这次实验中，让我体会到了相互帮助是很有必要的。以后在我们的生活和学习中，只要能保持这种态度，没有什么不能解决的。