南理工EDA实验2--多功能数字时钟

——多功能数字钟

学    号：1010190451

姓    名：徐晨

院    系：自动化

专    业：电气工程及其自动化

指导老师：蒋立平

时    间：2013年3月12日

目录

一、引言    4

二、实验目的    4

三、实验要求    4

四、实验原理框图    5

五、子模块设计原理    5

1）各种频率脉冲信号的获取    6

2）计时电路    9

1、计时电路    9

2、校时、校分、校天功能电路    13

3、保持，清零电路    14

3）报时电路    15

4) 译码电路    16

5）闹钟电路    18

六、编程下载    21

七、实验中的常见问题及解决方法    22

八、实验体会。    23

九、参考文献    23

中文摘要

本实验主要利用QuartusII软件，结合所学的数字逻辑电路的知识设计一个24时多功能数字钟，具有正常时、分、秒计时，动态显示，保持、清零、快速校分、快速校时、整点报时基本功能。

在本文章中分析了整个电路的工作原理，还分别说明了各子模块的设计原理，并对最终结果进行总结，最后提出了在实验过程中出现的问题和解决的方案。

通过实验掌握了一些逻辑组合器件的基本功能和用法，同时体会到了利用软件设计电路的方便快捷，避免了硬件布线的繁琐，提高了效率。

关键词  数字计数器  动态显示  保持  清零  快速校分  快速校时  整点报时

外文摘要

Abstract

Using the QuartusII, we design a digital clock of 24 hours with learning electric circuit knowledge. The circuit can keep the time、display、reset、adjust the minute and hour、ring the time in the round number time.

The paper has analyzed the principle of all work and explained the designing principle of different parts separately.  I put forward a matter and give a settling plan. 

I know about the basic functions and using method of some electric pieces in this experiment. At the same time,  I realized the convenience of making use of the software to carry on the electric circuit,  which is fast,  avoided the hardware cloth line tedious, and raised the efficiency. 

Keywords  digital counter   dynamic display   keep   clear   check time   alarm clock stopwatch  

一、引言

数字钟已成为人们日常生活中：必不可少的必需品，广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。

但是传统硬件电路在设计存在连线麻烦，出错率高且不易修改，很难控制成本的缺点。而软件电路设计连线方便，修改容易；电路结构清楚，功能一目了然；软件内部提供有丰富的元件库；节省实验时间，故障率低，出错时，有错误提示，明显提高了效率。

为了帮助同学们将已经学过的比较零散的数字电路的知识能够有机的、系统地联系起来用于实际，培养综合分析、设计电路、思考、解决实际问题的能力，本次实验就利用QuartusII7.0软件设计一个电子数字钟，并下载到EDA实验系统中，进行结果验证。

二、实验目的

1、掌握较为复杂逻辑电路的设计方法。

2、了解数字计时器的组成及工作原理。

3、学会应用模块化的设计理念来解决复杂的电路。

三、实验要求

1）设计一个具有校时、校分，清零，保持和整点报时功能的数字钟。

2）对数字钟采用层次化的方法进行设计，要求设计层次清晰、合理；构成整个设计的功能模块既可采用原理图输入法实现，也可采用文本输入法实现。

3）数字钟的具体设计要求具有如下功能：

a.数字钟最大计时显示23小时59分钟59秒。

b.在数字钟正常工作时可以对数字钟进行快速的校时和校分，即拨动

开关K1可对小时进行校正，拨动开关K2对分进行校正。

c.在数字钟正常工作的情况下，可以对其进行不断电复位，即拨动开关K3可以使时、分、秒显示回零。

d.保持功能要求在数字钟正常工作情况下，拨动开关K4可以使数字钟保持原有显示，停止计时。

e.整点报时是要求数字钟在每小时到来之前进行鸣叫，鸣叫频率是在59分59秒、55秒、57秒时为1HZ,59分59秒是为2HZ。

f.要求所有的控制开关具有去抖动功能。

g.在规定的的电路基础上对电路进行创新。

4）对设计电路进行功能仿真。

5）将仿真通过的逻辑电路下载到EDA实验系统，对其功能进行验证。

四、实验原理框图

五、子模块设计原理

完整的电路结构是由各个子模块构成的，下面我们将对子模块的原理及其逻辑电路图进行分析。

1）各种频率脉冲信号的获取

实验箱能产生的脉冲频率为48MHz，实验中要用到的脉冲频率有2KHz、1KHz（前两者主要用于蜂鸣电路内）、2Hz（用来进行快速校分校时）、1Hz（用来正常计时）。若要产生这些频率的信号就要设计一个分频电路，对所给的信号进行分频。

我设计了三个最基本的分频电路2分频，3分频和10分频，然后用这三个分频电路组合出需要的分频电路。以下是三个基本的分频电路的电路图及用软件仿真的波形：

1、2分频电路用的是一个D触发器对信号进行分频。电路及仿真波形如图：

2、3分频电路用的是以74160为基础，建立一个模3计数器，每计3个数就会输出一个信号。电路及仿真波形如图：

3、10分频电路的原理如3分频电路，也是以74160为基础设计一个模10计数器，计数器每计10个数就输出一个信号。电路及仿真波形如图：

4、在这三个基础模块的基础上，我设计了一个24分频和一个1000分频的电路，电路如图：

5、最后，在这5个电路的基础上，我组合出所需要的分频总电路，电路图如图所示：

封装的电路元器件如图

其中FP48MI就是输入的48MHz的脉冲该原件可以为下面的电路提供1HZ、2HZ、1KHZ、2KHZ的脉冲。

2）计时电路 

  1、计时电路

1、计时电路主要由四部分秒、分、时和天（附加功能，一星期七天）。其中秒和分都是以74169为基础的模60计数器，电路图及仿真波形如下：

小时计数电路是一个模24计数器，也是以74160为基础设计的

星期电路用的是一个74160做一个模7计数器，从1开始计数计到7为止，电路及波形如下图所示：

计时电路总图：

2、校时、校分、校天功能电路

校验功能就是能使原来走的较慢的分、时、天能实现快速校验。以分校验为例说明，根据电路及时的原理，只要在秒时钟每60十秒向分的个位发出一个进位信号，分的个位就能计一个数。所以，只要在秒向分进位的进位端置1，分位就能快速校验，其他的也同理。其中校验功能电路如图：

校验时的电路仿真波形如图

3、保持，清零电路

清零电路，顾名思义，当该为有效时电路清零。要实现这个功能只要在每一个74160的CLR端接一个输入开关，由于CLR低电位有效，需要再接一个非门。保持电路实现的方法有很多，例如使CLK失效，或使74160使能端EN失效。我的电路中采用了第一种，用一个与门让保持电路开关和输入的CLK相与,然后再输到各个74160的CLK端。当KEEP为低时与的结果由输入的CLK决定。当KEEP置1时，由于有非门的存在CLK1输出0，CLK1无效。电路图如图所示，其中KEEP是保持电路的开关，RESET是清零开关：

以上几个小模块就组合，就组合成了计时总电路电路如图：

   封装后的电路为

CLK为1Hz的输入信号，JF、JS、JT分别为校分、校时、校天功能开关，RESET为清零开关，KEEP为保持开关。

3）报时电路

实验要求，当时钟走到59分时报时，分别在53秒、55秒、57秒有一声低声的蜂鸣，在59秒有一声高声的蜂鸣。

计时电路加上蜂鸣电路后的仿真波形，如图：

4)译码电路

这里译码显示电路的作用是将小时、分、秒显示到译码管上。在这里我们采用动态译码的方式显示，即用1KHZ的告诉脉冲轮流扫描7个译码管。

具体实现方法如下：选用4个8选一74151选出秒个位，秒十位，分个位，分十位，时个位，时十位，四片数据选择器的输出依次送至一片显示译码器的输入端，译码结果送至数码管。将四个选择器选择出的数据送到译码管7447对应输入端，再送到数码管相应管脚，并通过3—8线译码器来循环驱动七个七段显示器即可。星期的译码显示电具体电路如下：

封装图如图所示：

5）闹钟电路

1、闹钟设置电路：其原理较为简单，可用1HZ信号对闹钟时间进行快速校时校分，以完成对闹钟的设置。具体电路图如下：

其中nclr为清零开关，njf，njs分别为闹钟的校分校时开关

2、比较电路：其电路图如图所示：

其功能就是将自己设置的闹钟时间与数字钟所走的时间作比较，如果四位

（分各位、分十位、时个位、时十位）都相同，则比较电路从BS端输出高电频

3、闹钟报时电路：该电路将脑中比较电路的输出端输出到蜂鸣器，并产生一个1KHz的蜂鸣信号。

封装后的电路图

以上就是数字时钟的所有的模块，最后一步是将所有模块组合到一起电路图如图：

在组合总电路时由于是涉及到闹铃和正常计时的显示电路的切换问题，所以我加入了两个译码器，一个是正常计时的译码器，另一个是闹铃的的译码器。两个译码器分别设置了一个使能端EN，用闹钟的校分校时开关控制。当没有设置闹铃时（既NJF、NJS置0）计时电路的译码器工作，当设置闹铃时（既NJF、NJS置1）闹铃的译码器工作，最后两者用与门输出到7段显示管上。电路如图：

六、编程下载

    1、编译

当编译某个文件时，先将这个文件置顶，然后按   键，若有错误，修改软件指出的错误；若无错误，即编译成功。

2、下载

波形仿真正确无误后，就可以下载到芯片上，进行硬件实施。首先打开实验箱电源开关。在下载之前，必须先对每个管脚进行分配。选择“Assignments﹣Pins”，打开“Pin Planner”对话框，然后选择assignments里面的pins，在对应地引脚的location中输入适当的引脚号（管脚分配）。管脚分配图：

选择“Assignments-Device”,打开“Device and pin Options”对话框，选择“Unused Pins”标签，将没有用到的管脚设置为高阻态。当出现下载界面后，选中“Hardware Setep”，在下拉菜单中选择ByteBlaster[LPT1]，最后点击，勾选program/configure后即可按start，开始下载。

七、实验中的常见问题及解决方法

   其实此次试验最大的问题就是软件不太熟悉，刚开始怎么操作，自己一无所知，频频求助于他人和学姐，等到做了几个简单模块后，自己对软件熟悉以后就好多了。虽然熟悉了软件，加上理论只是基础，我觉得应该没什么问题，但实际的操作中还是遇到了很多问题

1）我先做的是计时电路，当我将时分秒的计时电路接在一起，进行波性仿真时，发现当低位为分进位无效，时无法进位。我检查计时电路，发现自己分进位设置有问题，不合逻辑，经改正后时分秒位可以实现正常计数。

2)加入校分校时信号后，拨动相应开关，开始校时或校分。但发现想在某一时间停止校分校时时，数码管示数会发生突变，而且有时校时开关会影响到分示数，校分开关会影响校时示数。马上意识到实验箱上的开关是机械开关，所以校分校时电路需设计成一个去抖动电路。之后试了没有再发生电路的误操作现象。

3）测试鸣叫发生电路时，发现蜂鸣器不响。我首先检查报时电路的程序，结果发现没有问题；接着检查总的电路图中相关引脚，发现没有给报时元件提供1Hz,2HZ的时钟信号，修改后，电路可以实现整点报时

八、实验体会。

在实验之前，我运用所学过的数字电路逻辑设计知识，以及通过翻阅查找相关资料，设计出了电路的基本原理图，所以说我认为自己前期的准备做得还是比较充分的，事实证明，这对后来整个电路的安装和调试都起了不可忽视的作用。

但是电路连好以后，显示器还是没有按照预期的想象正常工作，蜂鸣器也不叫，看着复杂的电路图，觉得很无奈。在我的耐心查看下，总算是找出了原因，看来连接电路光掌握技巧还不行，还得有足够的细心和耐心。另外，由于电路图线路的复杂性，会给电路检查带来一定的难度，所以刚开始时就应该仔细连接好每一根线。

最终我的实验也带来了预期的效果，能够实现要求的基本功能以及闹钟、星期显示等基本功能。

这次EDA实验让我体会到了知识的强大力量。以前只是好奇钟、电子表为什么会自动计时，还可以校正时间，现在发现原来原理就是这么简单，我自己也可以实现。它激发了我对科学探索的欲望。

这次实验也是对数电理论知识的复习与巩固，同时也将理论知识转化为实践，真正做到了学以致用。

最后，我衷心的感谢蒋立平老师以及学姐对我们的实验的指导！

九、 参考文献

（1） 《数字逻辑电路与系统设计》      蒋立平主编    电子工业出版社

（2） 《EDA设计实验指导书》           南京理工大学电子技术中心