第六章+作业

    解：微指令所占的单元总数：(8012-80+1) 32=（8011-1）32=88132

    所以控制存储器容量可选IK32。

2．表6.1中给出了指令I1~I8所包含的微命令控制信号。试设计微指令控制字段要求所用的控制位最少，而且保持微指令本身内在的并行性。（8分）

表6.1  微指令与包含微命令对应表

解：微指令与包含的命令对应表如表6.2所示。

从表中可知，E、F、H及B、I、J分别两两互斥，所以微指令控制字段格式设计如下：

01：E          01： B       1： A         1： C          1：D          1：G

10：F          10： I

11：H         11： J

3．某机采用微程序控制方式，微指令字长24位，水平型编码控制的微指令格式，断定方式，共有微命令30个，构成4个相斥类，各包含5个、8个、14个和3个微命令，外部条件共3个。

  （1）控制存储器的容量应为多少?

（2）设计出微指令的具体格式。

   解：

   （1）30个微命令构成4个相斥类，其中5个相斥微命令需3位编码；8个相斥微命令需4位编码，14个相斥微命令需4位编码，3个相斥微命令需2位编码：外部条件3个,采用断定方式需2位控制位。以上共需15位。微指令字长24位，采用水平型编码控制的微指令格式，所以还剩9位作为下址字段，这样控制存储器的容量应为51224.

   （2）微指令的具体格式如图6.3所示。

4. 已知某运算器的基本结构如图6.4所示，它具有+(加)、-(减)、M(传送)种操作。

（1）写出图6.4中1~12表示的运算器操作的微命令。

（2）指出相斥性微操作。

（3）设计适合此运算器的微指令格式。

解:

（1）图6.4中1~12表示的运算器操作的微命令分别为：

1：+                 2：-                 3：M

4：         5：        6： 

7：         8：          9： 

10：      11：      12： 

（2）以下几组微命令是相斥的：

+、-、M

、、

、、

、、

（3）此运算器的微指令格式如图6.5所示。

01：+         01：         01：     01： 

10：-          10：        10：        10： 

11：M           11：     11：     11： 

                          图6.5

5、已知某机采用微程序控制方式，其存储器容量为51240(位)，微程序在整个控制存储器中实现转移，可控制微程序的条件共12个，微指令采用水平型格式，后继微指令地址采用断定方式，如下所示:

(2)画出对应这种微指令格式的微程序控制器逻辑框图。

解：

（1）假设判别测试字段中每一位为一个判别标志，那么由于有12个转移条件，故该字段为4位，下地址字段为9位。由于控制容量为512单元，微命令字段是(40-4-9)=27位。

（2）对应上述微指令格式的微程序控制器逻辑框如图6.6所示：其中微地址寄存器对应下地址字段，P字段即为判别测试字段，控制字段即为微命令子段，后两部分组成微指令寄存器。地址转移逻辑的输入是指令寄存器OP码，和各状态条件：以及判别测试字段所给的判别标志(某一位为1)，其输出修改微地址寄存器的适当位数，从而实现微程序是分支转移。

图6.6  微程序控制器逻辑框图

6.CPU结构如图6.9所示，其中包括一个累加寄存器AC、一个状态寄存器和其他四个寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。（10分）

(1)标明图6.9中四个寄存器的名称。

(2)简述取指令的数据通路。

(3)简述完成指令LDA X的数据通路（X为内存地址，LDA功能为(X) (AC)）。

(4)简述完成指令ADD Y的数据通路(Y为内存地址，ADD功能为(AC)+(Y) (AC))。

(5)简述完成指令STA Z的数据通路(Z为内存地址,STA功能为(AC) (Z))。

图6.9

解:

(1)A为数据缓冲寄存器MDR，B为指令寄存器IR，C为主存地址寄存器MAR，D为程序计数器PC。

(2)取指令的数据通路：PCMARMMMDRIR

(3)指令LDA X的数据通路：XMARMMMDRALUAC

(4)指令ADD Y的数据通路：YMARMMMDRALUADDAC

(5)指令STA Z的数据通路：ZMAR，ACMDRMM