中南民族大学计算机组成原理试题及答案



得分

一、单项选择题(本大题共20小题，每小题2分，共 40分)

在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。

1A  2A  3B  4A  5A  6D  7C  8B  9D  10B

1．若十进制数为40，则其对应的无符号二进制数为（　A　）

A．101000    B．10100

C．100100    D．10010

2．若[X]原=110011，则其对应的[X]补为（　A　）

A．101101    B．101100

C．110011    D．010011

3．若X=-0.1010，则其对应的[X]反为（　B　）

A．1.0110    B．1.0101

C．1.1010    D．0.1010

4．在下列存储器中，存取速度最快的存储器是（　A　）

A．高速缓存    B．磁盘

C．主存    D．光盘

5．若存储器的容量为16KB，则访问它的地址线应有（　A　）

A．14根    B．10根

C．4根    D．16根

6．动态RAM存储信息依靠的是（　D　）

A．单稳态触发器    B．磁场

C．双稳态触发器    D．电容器

7．零地址指令可选的寻址方式是（　C　）

A．立即寻址    B．基址寻址

C．堆栈寻址    D．寄存器寻址

8．为了减少指令中的地址数，可以采用（　B　）

A．直接寻址    B．隐含寻址

C．相对寻址    D．变址寻址

9．程序计数器是指（　D　）

A．可存放指令的寄存器

B．可存放程序状态字的寄存器

C．本身具有计数逻辑与移位逻辑的寄存器

D．存放下一条指令地址的寄存器

10.累加器AC所能存放的操作数为（  B  ）

A.被乘数                           B.被减数

C.加数                             D.减数

11.总线工作频率为66MHz，总线带宽为528MBps,总线宽度为（  B ）

A.32位                            B.位

C.128位                           D.16位

12.具有与处理器和存储器子系统完全并行操作能力的总线为（  D  ）

A.AGP总线                         B.ISA总线

C.USB总线                         D.PCI总线

13.设备使用总线的优先级可相等也可改变的总线判优控制是（  A  ）

A.计数器定时查询                   B.请求方式

B.链式查询                         C.以上都不是

14.总线的时钟频率为100MHz，传输周期为4个时钟周期，宽度为32位，则总线的数据传输率是（  D ）

A.800MBps                          B.400MBps

C.200MBps                          D.100MBps

15.字符格式为：1位起始位、8位数据位、1位奇校验位、1位终止位。假设波特率为1200bps，比特率是（  B  ）

A.327.27bps                        B.872.72bps

C.1200bps                          D.960bps

16.某 SRAM芯片，其存储容量为 K×l6位，该芯片的地址线和数据线数目为 (  A ) 

A．16，16                            B．，16    

C．，8                             D．16，

17．CPU响应中断的时间一定是（　C　）

A．在任一机器周期结束时    B．在任一工作周期结束时

C．在一条指令执行完毕时    D．在执行完当前程序段时

18．浮点数字长为16位，其中阶码为5位（含1位阶符），尾数为11位（含1位数符），则-53/512对应的浮点规格化数补码表示形式是（  A ）

A. 1,1101;1.0010110000              B. 1,0011;1.1101010000

C. 1,1100;1.0010101111              D. 0,1101;1.0010110000

19．浮点加减运算后需判断溢出，下面那个表明溢出（  C ）

A．尾数之和（差）出现01.xxx         B. 尾数之和（差）出现00.xxx

C. 阶码出现01,xxx                  D. 阶码出现00,xxx

20. 从以下有关RISC的描述中，选择正确答案(  C  )

A.采用RISC技术后，计算机的体系结构又恢复到早期的比较简单的情况。

B.为了实现兼容，新设计的RISC，是从原来CISC系统的指令系统中挑选一部分实现的。

C.RISC的主要目标之一是减少指令的执行周期数。

D.RISC没有乘、除法指令和浮点运算指令。

得分

二、名词解释题（本大题共3小题，每小题3分，共 9分 ）

21.机器字长

22．指令周期

23．MAR

得分

三、简答题（本大题共5小题，每小题4分，       共 20分 ）

24．中断服务程序的流程

25．已知计算机指令字长为 16 位，内存储器按字编址，其双操作数指令的格式如下： 

15        10 9    8 7              0 

OP

R

D

其中 OP为操作码，R 为通用寄存器地址，试说明在下列各种情况下能访问的最大主存区为多少机器字? 

① D为直接操作数；     

② D为直接主存地址； 

③ D为间接地址(一次间址)； 

④ D为变址的形式地址，假定变址寄存器为R1 (字长为 16 位)。

26．某计算机系统的内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在一个程序执行期间，CPU共访问内存4500次，其中340次访问主存，试回答以下问题：

（1）Cache的命中率是多少？

（2）CPU访问内存的平均访问时间是多少？

（3）Cache-主存系统的效率是多少？

27．CPU实质包括哪两大部分组成？CPU具有哪四个基本功能？

28．计算机硬件由哪些部分组成？

得分

四、简单应用题 （本大题共2小题，每小题9分，共 18分 ）

29.已知[x]补=1.0101，[y]补=1.0011，用Booth算法计算[x·y]补，要求写出每一步运算过程及运算结果。

30. 下表所示为某个程序所使用的操作码:

操作码	说         明
LDA	把操作数所指定的地址的內容放入累加器中
JMP	转移至操作数所指定的地址
JPN	若累加器的內容是负数，则跳转至操作数所指定的地址
SUB	从累加器的內容减去操作数所指定的地址內容，並把结果储存于累加器內
STA	把累加器的內容储存于操作数所指定的地址內
STP	停止

考虑以下指令程序：

指令位置	指令	地址1110的內容	地址1111的內容	累加器的內容	地址1000的內容
0000	LDA 1110	6	8
0001	SUB 1111
0010	JPN 0101
0011	LDA 1110
0100	JMP 0110
0101	LDA 1111
0110	STA 1000
0111	STP

(a)    己知地址 1110 和 1111 的初始內容分別是 6 和 8。填妥上表中白色空白区域。

(b) 此程序的目的是甚么？

(C) 指令LDA 1110是什么寻址方式

得分

五、设计题 （本大题共1小题，13分）

31.设CPU有16根地址线、8根数据线，并用MREQ作为访存控制信号（低电平有效），用WR作为读/写控制信号（高电平为读，低电平为写）。现有下列存储芯片：4K×4位RAM、4K×8位ROM ROM及译码器。画出CPU与存储器的连接图，要求如下：

⑴主存地址空间分配：                                      Y7

4000H～4FFFH为系统区。                                    .

5000H～5FFFH和6000H～6FFFH为用户程序区。                 .

分析上面系统区与用户程序区的存储容量。                    Y0

⑵合理选用上述存储芯片，说明各几片。           译码器        

⑶详细画出存储芯片的片选逻辑图。                             

答案

得分

二、单项选择题(本大题共20小题，每小题2分，共 40分)

1A  2A  3B  4A  5A  6D  7C  8B  9D  10B  

11B  12D  13A  14D  15B  16A  17C  18A  19C  20C   

得分

二、名词解释题（本大题共3小题，每小题3分，共 9分 ）

21.答：机器字长是指CPU一次能处理数据的位数，通常与CPU的寄存器位数有关。

22．答：CPU每取出并执行一条指令所需的全部时间称为指令周期。

23．答：MAR是存储器地址寄存器，用来存放欲访问的存储单元的地址，其位数对应存储器单元的个数

得分

三、简答题（本大题共5小题，每小题4分，       共 20分 ）

24． 答：1、保护现场，2、中断服务，3、恢复现场，4、中断返回。

25． 答：① D为直接操作数，可给定8 位二进制数据；     

     ② D为直接主存地址，可访问28＝256 个存储单元； 

     ③ D为间接地址(一次间址)，可访问内存，从中得到 16 位字长的地址码，能访问的最大主存区是 216＝K； 

④ D为变址的形式地址，假定变址寄存器为R1 (字长为 16 位)，有效地址E＝(R1)+D  ，能访问的最大主存区是216＝K  。

26． 答：⑴ 命中率H＝（4500－340）/ 4500＝0.92。

⑵ CPU访存的平均时间T＝0.92×45＋(1－0.92)×200＝57.4ns

⑶ cache-主存系统的效率e＝45/57.4=78℅

27． 答：CPU实质包括运算器和控制器两大部分组成。具有指令控制、操作控制、时间控制、数据加工四个基本功能。

28． 答：由CPU、存储器及I/O设备组成。

得分

四、简单应用题 （本大题共2小题，每小题9分，共 18分 ）

29.解： 

部分积             乘数yn        附加位yn+1

00.0000             1001 1            0

   +00.1011                                 

    00.1011                                  

    00.0101             1100 1            1

    00.0010             1110 0            1

   +11.0101                                  

    11.0111             11

    11.1011             1111 0            0

    11.1101             1111 1            0

   +00.1011             

    00.1000             1111

故[x·y]补=0.10001111

30. （a）

指令位置	指令	地址1110的內容	地址1111的內容	累加器的內容	地址1000的內容
0000	LDA 1110	6	8	6
0001	SUB 1111			-2
0010	JPN 0101			-2
0011	LDA 1110			-2
0100	JMP 0110
0101	LDA 1111			8
0110	STA 1000				8
0111	STP

 (b) 答：从两数中找出大的数

(C) 答：直接寻址

得分

六、设计题 （本大题共1小题，13分）

31.

解：（1）A15 ‥ A12 A11 ‥ A8  A7 ‥ A4 A3 ‥ A0

        0 1 0 0  0 0 0 0  0 0 0 0 0 0 0 0     4000H

…                     系统程序区4K×8

        0 1 0 0  1 1 1 1  1 1 1 1 1 1 1 1     4FFFH

        0 1 0 1  0 0 0 0  0 0 0 0 0 0 0 0     5000H

…                     用户程序区4K×8

        0 1 0 1  1 1 1 1  1 1 1 1 1 1 1 1     5FFFH

        0 1 1 0  0 0 0 0  0 0 0 0 0 0 0 0     6000H

                         …                   用户程序区4K×8

        0 1 1 0  1 1 1 1  1 1 1 1 1 1 1 1     6FFFH

(2)系统程序区4K×8应选择1片4K×8位的ROM。用户程序区共

8K×8应选择4片4K×4位的RAM。

(3)