PCB设计规范-个人整理版

项目名称：                                                                            

文件编号：                                                                           

编制日期：                                      

1.布局设计规则

确认结构图纸是最新的。

根据结构图设置板框尺寸，按照结构要素布置安装孔、接插件等需要定位的器件，并给这些器件赋予不可移动属性。

根据结构图和生产加工所需的夹持边设置PCB的禁止布线区、禁止布局区。

优先摆放电路功能块的核心元件及体积较大的元器件，再以核心元件为中心摆放周围的电路元件。质量较大的元器件应避免放在板的中心，应靠近板在机箱中的固定边放置，以免引起PCB翘曲。

发热元件要均匀分布，以利于散热，除温度检测元件意外的温度敏感器件应远离发热量大的元器件，如电解电容、晶振、电池等。注意结构通风流向，发热量大的器件应尽量不被其他器件挡住。

布局应尽量满足以下要求：总的连线尽可能短，关键信号线最短；高电压、大电流信号与小电流、低电压的弱信号完全分开；模拟信号与数字信号分开；高频信号与低频信号分开；有高频连线的元件尽可能靠近。

元件的布局应便于调节和维修，如跳线、可变电容、电位器等器件周围要有足够的空间；小元件周围不能放置大元件，以免维修时无法焊接；BGA与其他贴片元件的距离大于2mm，以便于拆焊；压接的接插件周围5mm内正面不能有高度超过压接插件高度的元器件，背面5mm内不允许有元件或焊点。

BOTTOM层的贴片元件和接插件的管脚焊盘间距大于3mm，以保证波峰焊良率；如果贴片元件的高度较大，则间距应大于5mm。

同类型的插装元件优先朝一个方向放置，同一类型的有极性分立元件也应力争在方向上保持一致，以便于生产和检验，如电解电容。

打开TOP层和BOTTOM层的place-bound，查看重叠引起的DRC是否允许，特别注意元件叠放是否会引起短路或者生产时候焊接不良等问题。

去耦电容应靠近电源输入端放置，储能电容应均匀摆放。对于有多个不同容值滤波电容的情况，应按照容值越小越靠近电源输入脚的原则摆放。

金属壳体和带有长引脚的零件，如电感、插装的保险丝、功率电阻等，注意不要与其他元器件和印制导线相碰，要留有足够的空间位置。

在布局时需要考虑可插拔器件的行程距离以及操作时所需的空间，其他零件的摆放应避开此范围。

预留的接地针焊盘应摆放在高频信号附近，以便于调试时使用。

用于阻抗匹配目的阻容器件的布局，要根据其功能合理放置。

串联匹配电阻的布局靠近信号的驱动端，距离一般不超过500mil。

匹配电阻、电容的布局一定要分清信号的源端和终端，对于多负载的终端匹配一定要在信号的最远端匹配。

对于LED灯等外观上有顺序的元器件，要特别注意顺序对应关系。

布局完成之后，应与结构工程师和硬件工程师确认。

2.布线设计规则

叠层设计要求

根据PCB走线密度进行叠层设计，一般BGA零件的出线管脚在4排以内的只需要4层PCB即可。

下图是常见的4层和6层PCB叠层结构，需注意对于6层PCB，A叠层结构的L3和L4间距较大，相互之间基本无参考，平行走线不会串扰；而且所有的信号层都可以参考完整的地平面，电源层阻抗也较小；但此叠层增加了一层无铜基材，是“假八层”，费用较贵。B叠层结构是正常的6层PCB结构，L3和L4间距较小，严禁平行走线。

洗板时需要在阻抗控制中将走线参考层标明，并与PCB制造商确认。

电源和地设计要求

地层铜箔由板边内缩40mil（1mm）。

电源层铜箔要比地层内缩80mil（约20H），以降低PCB边缘辐射。

电源线要尽量短且足够粗，一般按照40mil/A的线宽来计算走线宽度。需注意在电源走线上有过孔时，应多打孔以保证电源线的过流能力。

最小环路原则，如果电源和地均以走线方式连接到元件，应尽量平行走线。此原则也适用于信号走线。

保护地、数字地、模拟地要正确划分。对于低频电路，应尽量采用单点并联接地；对于高频电路，则宜采用多点接地。

不同的地平面之间在空间上要避免重叠，不同的电源平面在空间上也要避免重叠。特别注意共模电感、磁珠前后的电源是不同的平面，不要有重叠，以避免相互耦合。

对于导通孔密集的区域，要注意避免通孔在电源和地层的挖空区域相互连接，形成对平面层的分割，从而破坏平面的完整性，导致地层的回路面积增大，或者电源铜箔的过流能力减小。

对于常见的buck和buck-boost模式DC-DC电源转换电路，在元器件摆放和走线时，需要注意最小环路原则。下图所示的环路连线应尽量短和粗，尽可能单点接地。

BGA下方的电源和地不允许采用铺铜方式连接，以免焊接不良，应采用走线网状连接。

电感和变压器等磁性元件下面的地要挖空。

通孔设计要求

禁止采用盲孔和埋孔。

通孔的直径不小于板厚的1/8，即对于1.6mm板厚，最小孔径为8mil；对于2mm板厚，最小孔径为10mil。

通孔的焊盘直径建议为通孔直径的2倍，内层热焊盘的直径建议为通孔直径的3倍。

一般布线原则

BGA元件下方的走线最小线宽间距可采用4mil/4mil，其他走线的最小线宽间距建议采用6mil/6mil。

走线距板边距离大于3mm。

阻抗控制要求如下，具体线宽需和PCB制造商确认。

特性阻抗50欧姆

通用差分阻抗100欧姆

USB差分阻抗90欧姆

Laser发射差分阻抗50欧姆，单端25欧姆

严禁直角和锐角走线。

走线也需满足最小环路原则，应注意避免在不同层走线时形成环路。

对于时钟和其他高频信号线，应尽量满足3W原则。应避免与其他信号长距离平行走线，尽量在时钟走线两边包地，包地的铜箔应尽量多打孔接地平面，以降低与其他信号线之间的串扰。

对于时钟和其他高频信号线，严禁跨平面走线。应注意切换走线层之后，参考层对应的平面可能不是原来参考的平面。

差分线必须成对平行等长走线，原则是等长比平行更重要。差分线对与其他走线必须满足3W原则。

严禁时钟和复位等系统重要信号平行板边走线，以免由于静电泄放回路耦合导致系统异常。

晶振下方所有层不允许走线。

相邻层走线方向必须是正交结构，以免产生串扰。

不允许出现一端浮空的布线（Dangling Line），主要是为了避免产生天线效应，减少不必要的干扰辐射和接受。布线完成之后需进行Dangling Line检查，将布线过程中产生的Dangling Line清除。

去耦电容的摆放及走线

去耦合电容应尽量靠近IC的电源管脚摆放。

如果IC的电源和地的管脚在一起，则去耦电容的两端应直接与IC管脚相接。

去耦电容的走线应尽量短且较粗，以减小引线电感。

去耦电容的引线环路应尽量小。

铺铜及制程相关处理

对于大面积无走线的部分，应做铺铜处理，并添加适量的过孔与地平面相连。

大面积铜与焊盘的链接应采用N-way连接，不应采用全连接，以避免焊接不良和维修困难。

对于引脚密集的接插件，如果焊盘没做拖锡焊盘设计，则需要手动添加拖锡点。注意对于所有的接插件，拖锡点的方向应一致。

丝印

每层的丝印只允许在X方向和Y方向上朝一个方向放置。

丝印需要包含元件第一脚和极性的标示，尽量将标示放置在元件实体范围之外，以保证在元件焊接之后仍可以清晰看到第一脚和极性标示，便于生产检测。

对于具有不同功能的同种器件，应用丝印标示其功能，以便于调试和安装。

3.出图规则

出图前检查

结构要素图是否为最新

是否还有元件未摆放

是否还有走线未完成

所有约束规则是否全部pass

是否有DRC，是否可忽略

是否有dangling line

是否有孤岛铜箔

丝印是否全部确认

结构件位置是否全部正确

是否已摆放光学定位点

是否已添加PCB编码、版本、日期等信息

钻孔数据是否更新为最新

制程相关注意点是否全部确认

出图前需完成SMT夹持边添加及拼板处理。

PCB单面双边距板边5mm内无SMT零件，则无需加折边，否则需要添加折边。此工作PCB制造商可自行完成。

PCB拼板原则是在保证PCB基材最大利用率的情况下提高生产效率。PCB基材的尺寸以1020mm*1220mm较多，可与PCB厂商确认具体尺寸，在一块基材上制作的PCB单板数量越多则单板价格越便宜。PCB拼板后的尺寸以不超过260mm*260mm为佳。

出图格式为RS274X，此格式不需要光圈文件，且在CAM中查看时可显示flash焊盘。

出图时信号层出正片，电源层和地层出负片。

PCB设计完成之后需提供Gerber文件（包括各层光绘文件，表层焊盘、阻焊、丝印文件，钻孔数据文件），零件坐标档（Body Center），IPC356文件。