Altium Designer布线规范

1 布线设计原则 

  １． 线应避免锐角、直角。采用４５°走线。 

  ２． 相邻层信号线为正交方向。 

  ３． 高频信号尽可能短。 

  ４． 输入、输出信号尽量避免相邻平行走线，最好在线间加地线，以防反馈耦合。 

  ５． 双面板电源线、地线的走向最好与数据流向一致，以增强抗噪声能力。 

６． 数字地、模拟地要分开，对低频电路，地应尽量采用单点并联接地；高频电路宜采用多点串联接地。对于数字电路，地线应闭合成环路，以提高抗噪声能力。 

  ７． 对于时钟线和高频信号线要根据其特性阻抗要求考虑线宽，做到阻抗匹配。 

  ８． 整块线路板布线、打孔要均匀，避免出现明显的疏密不均的情况。当印制板的外层信号有大片空白区域时，应加辅助线使板面金属线分布基本平衡。 

2 通常我们布线时最常用的走线宽度、过孔尺寸 

2.1 当走线宽度为0.3mm 时 

3 具体的布线原则： 

3.1 电源和地的布线 

  尽量给出单独的电源层和底层；即使要在表层拉线，电源线和地线也要尽量的短且要足够的粗。 

  对于多层板，一般都有电源层和地层。需要注意的只是模拟部分和数字部分的地和电源即使电压相同也要分割开来。 

  对于单双层板电源线应尽量粗而短。电源线和地线的宽度要求可以根据1mm的线宽最大对应1A 的电流来计算，电源和地构成的环路尽量小。 

为了防止电源线较长时，电源线上的干扰直接进入负载器件，应在进入每个器件之前，先对电源去藕。且为了防止它们彼此间的相互干扰，对每个负载的电源去藕，并做到先滤波再进入负载。 

在布线中应保持接地良好。如下图。 

3.2 特殊信号线布线 

3.2.1 时钟的布线： 

  时钟线作为对EMC 影响最大的因素之一。在时钟线应少打过孔，尽量避免和其它信号线并行走线，且应远离一般信号线，避免对信号线的干扰。 

  同时应避开板上的电源部分，以防止电源和时钟互相干扰。 

  当一块电路板上用到多个不同频率的时钟时，两根不同频率的时钟线不可并行走线。 

  时钟线还应尽量避免靠近输出接口，防止高频时钟耦合到输出的cable 线上并沿线发射出去。 

  如果板上有专门的时钟发生芯片，其下方不可走线，应在其下方铺铜，必要时还可以对其专门割地。 

∙对于很多芯片都有参考的晶体振荡器，这些晶振下方也不应走线，要铺铜隔离。同时可将晶振外壳接地 

  对于简单的单，双层板没有电源层和地层，时钟走线可以参看下图 

3.2.2 成对差分信号线走线 

  成对出现的差分信号线，一般平行走线，尽量少打过孔，必须打孔时，应两线一同打孔，以做到阻抗匹配。 

3.2.3 相同属性的一组总线，应尽量并排走线，做到尽量等长。 

3.2.4 一些基本的走线原则。 

考虑到散热，避免连焊等因素，尽量采用下图所示的Good lay-out,避免Badlay-out。 

两焊点间距很小（如贴片器件相邻的焊盘）时, 焊点间不得直接相连。 

3.2.5 敷铜的添加 

多层板内层敷铜，要用负片（Negative） 。外层敷铜如要完全添实，不应有一丝空隙，最好用网格形式敷铜，其网格最小不得小于0.6mm X 0.6mm，建议使用30mil X 30mil 的网格敷铜。如图： 

4 PCB 设计的后处理规范 

4.1 测试点的添加原则 

  测试点的选择： 

  1） 测试点均匀分布于整个PBA 板上。 

  2） 器件的引出管脚，测试焊盘，连接器的引出脚及过孔均可作为测试点，但是过孔是最不良的测试点。 

  3） 贴片元件最好采用测试焊盘作为测试点。 

  4） 布线时每一条网络线都要加上测试点，测试点离器件尽量远，两个测试点的间距不能太近，中心间距应有2.54mm；如果在一条网络线上已经有PAD 或Via 时，则可以不用另加测试焊盘。 

  5） 不可选用bottom layer 上的贴片元件的焊盘作为测试点使用。 

  6） 对电源和地应各留10 个以上的测试点，且均匀分布于整个PBA 板上，用以减少测试时反向驱动电流对整个PBA 板上电位的影响，要确保整个PBA 板上等电位。 

7） 对带有电池的PBA 板进行测试时，应使用跨接线，以防止电池周围的短路无法检测。 

  8） 测试点的添加时，附加线应该尽量短，如下图： 

测试点的尺寸选择。 

测试点有三种尺寸：如图 

其中：A=1.0mm , B=0.40mm 

注：1） 测试点可以是通孔焊盘、表面焊盘、过孔，但过孔必须有可以接触的铜。2） 当使用表面焊盘作为测试点时，应当将测试点尽量放在焊接面。 

4.2 PCB 板的标注 

  １． 元件和焊接面应有该PCB 或PBA 的编号和版本号。在板的焊接面标明光板号，在元件面标明装焊号，装焊号一般是在光板号的后面加1。 

  ２． 标注时，顶层(第一层)应该是元件面，且是正图形，焊接面则为反图形(水平镜像)，比如字符’b’, 元件面中显示为’b’，焊接面显示为’d’。 

  ３． 如要做丝印，丝印字符要有1.5~2.0mm 的高度和0.2~0.254 的线宽。 

  ４． PCB 层的标识 

为了多层板生产检查（如在层压中）的需要，要对PCB 的不同层加上层的标识和命名 

4.2.1 多层板的边缘层标记（Edge Layer Marking） 

边缘层标识为：在板的边缘上，放长1.6mm 宽1.0mm 的铜，放在各自的层上。每层的边缘层标识排列为从顶层到底层分别为从左到右依次排列（如图）

4.2.2 多层板的层标识和命名 

为了满足PB 生产的工艺要求，增加PB 的可读性，在多层板上要加上层的编号如图： 

4.2.3 多层板层的编号原则： 

对于顶层和底层分别有固定的编号为：Top Layer 为 KK；Bottom Layer 

为KA。而中间层的编号从底层到顶层为：KA、KB、KC、KD …… KK 

（其中KI 不用）。最大可以表示10 层板，如下所示：（表示方法有二种， 

推荐使用第二种） 

1． 对于2 层板： 

顶层（Top Layer） KK 1 

底层（Bottom） KA 2 

2． 对于4 层板： 

顶层（Top Layer） KK 1 

中间1层 KC 2 

中间2层 KB 3 

底层（Bottom） KA 4 

3． 对于6 层板： 

顶层（Top Layer） KK 1 

中间1层 KE 2 

中间2层 KD 3 

中间3层 KC 4 

中间4层 KB 5 

底层（Bottom） KA 6 

4． 对于8 层板： 

顶层（Top Layer） KK 1 

中间1层 KG 2 

中间2层 KF 3 

中间3层 KE 4 

中间4层 KD 5 

中间5层 KC 6 

中间6层 KB 7 

底层（Bottom） KA 8 

5． 对于10 层板： 

顶层（Top Layer） KK 1 

中间1层 KJ 2 

中间2层 KH 3 

中间3层 KG 4 

中间4层 KF 5 

中间5层 KE 6 

中间6层 KD 7 

中间7层 KC 8 

中间8层 KB 9 

底层（Bottom） KA 10 

6． 当板的层数达12 层，将前一位的字母K 改为L 对于12 层板如下 

所示，12 层的板依次类推。 

顶层（Top Layer） KK 1 

中间1层 LB 2 

中间2层 LA 3 

中间3层 KJ 4 

中间4层 KH 5 

中间5层 KG 6 

中间6层 KF 7 

中间7层 KE 8 

中间8层 KD 9 

中间9层 KC 10 

中间10 层 KB 11 

底层（Bottom） KA 12 

4.2.4 多层板层的编号标注原则 

标注原则为： 

  对于各层的标注应放在各自的层上，用当前层的文字（TEXT）表示 

  其中顶层（Top Layer）的标注，从顶层向底层看是正的字符（正字符）；而底层（Bottom Layer）的标注，从顶层向底层看是反的字符（反字符） 

  其它各层为从顶层向底层数，奇数为反字符，偶数为正字符。 

下面是一个6 层板的标注，示例如图： 

其中的黑色小方块为边缘的层标志。 

4.3 加工数据文件的生成及PCB 的说明 

4.3.1 PCB 的板厚度、铜箔厚度说明 

  1） 当需要对PCB 板进行特性阻抗控制时，可说明各层材料的厚度，或要求生产厂商对特性阻抗进行控制。 

  2） PCB 的厚度种类有1.0mm，1.5mm，1.6mm，2.4mm，3.2mm，4.4mm 等。 

A． 对于普通PCB 厚度通常为1.6mm 

B． 对于背板厚度通常为3.2mm（特殊为2.4mm 或4.4mm） 

3） PCB 的铜箔厚度种类有5μm（μm 以下简称μ），9μ，12μ，17.5μ，35μ，70μ，105μ。 

A． 对于普通PCB 内层铜箔厚度通常为35μ；外层为17.5μ，对于特殊的PCB 可以用35μ、70μ（如电源板）。 

B． 对于背板PCB 铜箔厚度通常为17.5μ或35μ。 

∙２． 加工数据文件的生成 

  当设计师完成PCB 的设计后，必须生成生产和装配所需的文件，分别为： 

4.3.2 PCB 生产需要的文件：GERBER 文件(光绘文件)和DRILL 文件（钻孔文件） 

  1） Gerber 文件，要包含D 码，即扩展Gerber 格式文件。除了各层的Gerber 文件，还根据情况分别提供正、反面的阻焊、助焊、丝网Gerber数据，并分别注明各文件内容。 

∙2） （NC）钻孔文件，要区分孔化孔，非孔化孔(特别是装配孔要说明为非孔化孔)，异形孔的位置。并提供数控钻工具图表。 

  3） 要说明是几层板。

4.3.3 PBA 装配需要的文件 

1） 对于VeriBest 软件需要输出以下格式的文件： 

GENCAD （MITRON CAD FILE） 

ODB++ 

2） 对于Mentor 软件需要输出以下格式的文件： 

/design/pub: trace (traces.traces_rev#) 

tech 

layers 

apeture_table(thermal pads) 

test points(optional) 

/mfg/: neture_file 

geoms_ascii 

13.1 设置布线约束条件 

13.1.1 报告设计参数 

布局基本确定后，应用PCB设计工具的统计功能，报告网络数量，网络密度，平均管脚密度等基本参数，以便确定所需要的信号布线层数。 信号层数的确定可参考以下经验数据 

13.1.2 布线层设置 

1.在高速数字电路设计中，电源与地层应尽量靠在一起，中间不安排布线。所有布线层都尽量靠近一平面层，优选地平面为走线隔离层。 

2.为了减少层间信号的电磁干扰，相邻布线层的信号线走向应取垂直方向。 

3.可以根据需要设计1--2个阻抗控制层，如果需要更多的阻抗控制层需要与PCB产家协商。阻抗控制层要按要求标注清楚。单板上有阻抗控制要求的网络布线分布在阻抗控制层上。 

13.1.3 线宽和线间距的设置 

线宽和线间距的设置要考虑的因素。 

13.1.3.1 单板的密度 

板的密度越高，倾向于使用更细的线宽和更窄的间隙。 

13.1.3.2 信号的电流强度 

当信号的平均电流较大时，应考虑布线宽度所能承载的电流。 

线宽可参考以下数据： 

（PCB设计时铜箔厚度,走线宽度和电流的关系 ）不同厚度，不同宽度的铜箔的载流量见下表: 

铜皮厚度35um 铜皮厚度50um 铜皮厚度70um 

i. 用铜皮作导线通过大电流时，铜箔宽度的载流量应参考表中的数值降额50%去选择考虑。 

ii. 在PCB设计加工中，常用OZ（盎司）作为铜皮厚度的单位，1 OZ铜厚的定义为1 平方英尺面积内铜箔的重量为一盎，对应的物理厚度为35um；2OZ铜厚为70um。 

13.1.3.3 电路工作电压：线间距的设置应考虑其介电强度 

输入150V-300V电源最小空气间隙及爬电距离 ： 

输入300V-600V电源最小空气间隙及爬电距离 ： 

13.1.3.4 可靠性要求 

可靠性要求高时，倾向于使用较宽的布线和较大的间距。 

13.1.3.5 PCB加工技术 

国内 国际先进水平 

推荐使用最小线宽/间距 6mil/6mil 4mil/4mil 

极限最小线宽/间距 4mil/6mil 2mil/2mil 

13.1.4 孔的设置 过线孔 

13.1.4.1 制成板的最小孔径定义取决于板厚度，板厚孔径比应小于 5--8 

孔径优选系列如下： 

孔径： 24mil 20mil 16mil 12mil 8mil 

焊盘直径： 40mil 35mil 28mil 25mil 20mil 

内层热焊盘尺寸： 50mil 45mil 40mil 35mil 30mil 

板厚度与最小孔径的关系： 

板厚： 3.0mm 2.5mm 2.0mm 1.6mm 1.0mm 

最小孔径： 24mil 20mil 16mil 12mil 8mil 

13.1.4.2 盲孔和埋孔 

盲孔：是连接表层和内层而不贯通整板的导通孔。 

埋孔：是连接内层之间而在成品板表层不可见的导通孔，这两类过孔尺寸设置可参考过线孔。 

应用盲孔和埋孔设计时应对PCB加工流程有充分的认识，避免给PCB加工带 来不必要的问题，必要时要与PCB供应商协商。 

13.1.4.3 测试孔 

测试孔是指用于ICT测试目的的过孔，可以兼做导通孔，原则上孔径不限，焊盘直径应不小于25mil，测试孔之间中心距不小于50mil。 

不推荐用元件焊接孔作为测试孔。 

13.1.5 特殊布线区间的设定 

特殊布线区间是指单板上某些特殊区域需要用到不同于一般设置的布线参数，如某些高密度器件需要用到较细的线宽、较小的间距和较小的过孔等，或某些网络的布线参数的调整等，需要在布线前加以确认和设置。 

13.1.6 定义和分割平面层 

A. 平面层一般用于电路的电源和地层（参考层），由于电路中可能用到不同的电源和地层，需要对电源层和地层进行分隔，其分隔宽度要考虑不同电源之间的电位差，电位差大于12V时，分隔宽

度为50mil，反之，可选20--25mil 。 

B. 平面分隔要考虑高速信号回流路径的完整性。 

C. 当由于高速信号的回流路径遭到破坏时，应当在其他布线层给予补尝。例如可用接地的铜箔将该信号网络包围，以提供信号的地回路。 

13.2 布线前仿真（布局评估，待扩充） 

13.3 布线优先次序 

关键信号线优先： 

电源、摸拟小信号、高速信号、时钟信号和同步信号等关键信号优先布线 

密度优先原则：从单板上连接关系最复杂的器件着手布线。从单板上连线最密集的区域开始布线。 

13.4 自动布线 

在布线质量满足设计要求的情况下，可使用自动布线器以提高工作效率，在自动布线前应完成以下准备工作： 

自动布线控制文件(do file) 

为了更好地控制布线质量，一般在运行前要详细定义布线规则，这些规则可以在软件的图形界面内进行定义，但软件提供了更好的控制方法，即针对设计情况，写出自动布线控制文件（do file),软件在该文件控制下运行。 

13.5 尽量为时钟信号、高频信号、敏感信号等关键信号提供专门的布线层 

并保证其最小的回路面积。必要时应采取手工优先布线、屏蔽和加大安全间距等方法。保证信号质量。 

13.6 电源层和地层之间的EMC环境较差，应避免布置对干扰敏感的信号 

13.7 有阻抗控制要求的网络应布置在阻抗控制层上。 

8 进行PCB设计时应该遵循的规则 

8.1.1 地线回路规则 

环路最小规则； 

即信号线与其回路构成的环面积要尽可能小，环面积越小，对外的辐射越少，接收外界的干扰也越小。针对这一规则，在地平面分割时，要考虑到地平面与重要信号走线的分布，防止由于地平面开槽等带来的问题；在双层板设计中，在为电源留下足够空间的情况下，应该将留下的部分用参考地填充，且增加一些必要的孔，将

双面地信号有效连接起来，对一些关键信号尽量采用地线隔离，对一些频率较高的设计，需特别考虑其地平面信号回路问题，建议采用多层板为宜。 

8.1.2 窜扰控制 

串扰（CrossTalk)： 

是指PCB上不同网络之间因较长的平行布线引起的相互干扰，主要是由于平行线间的分布电容和分布电感的作用。克服串扰的主要措施是： 

加大平行布线的间距，遵循3W规则。 

在平行线间插入接地的隔离线。 

减小布线层与地平面的距离。 

8.1.3 屏蔽保护 

对应地线回路规则： 

实际上也是为了尽量减小信号的回路面积，多见于一些比较重要的信号，如时钟信号，同步信号；对一些特别重要，频率特别高的信号，应该考虑采用铜轴电缆屏蔽结构设计，即将所布的线上下左右用地线隔离，而且还要考虑好如何有效的让屏蔽地与实际地平面有效结合。 

8.1.4 线的方向控制规则 

即相邻层的走线方向成正交结构。避免将不同的信号线在相邻层走成同一方向，以减少不必要的层间窜扰；当由于板结构（如某些背板）难以避免出现该情况，特别是信号速率较高时，应考虑用地平面隔离各布线层，用地信号线隔离各信号线。 

8.1.5 线的开环检查规则 

一般不允许出现一端浮空的布线（Dangling Line), 主要是为了避免产生"天线效应"，减少不必要的干扰辐射和接受，否则可能带来不可预知的结果。 

8.1.6 抗匹配检查规则 

同一网络的布线宽度应保持一致，线宽的变化会造成线路特性阻抗的不均匀，当传输的速度较高时会产生反射，在设计中应该尽量避免这种情况。在某些条件下，如接插件引出线，BGA封装的引出线类似的结构时，可能无法避免线宽的变化，应该尽量减少中间不一致部分的有效长度。 

8.1.7 线终结网络规则 

在高速数字电路中，当PCB布线的延迟时间大于信号上升时间（或下降时间）的1/4时，该布线即可以看成传输线，为了保证信号的输入和输出阻抗与传输线的阻抗正确匹配，可以采用多种形式的匹配方法，所选择的匹配方法与网络的连接方式和布线的拓朴结构有关。 

A. 对于点对点（一个输出对应一个输入）连接，可以选择始端串联匹配或终端并联匹配。前者结构简单，成本低，但延迟较大。后者匹配效果好，但结构复杂，成本较高。 

B. 对于点对多点（一个输出对应多个输出）连接，当网络的拓朴结构为菊花链时，应选择终端并联匹配。当网络为星型结构时，可以参考点对点结构。 

星形和菊花链为两种基本的拓扑结构, 其他结构可看成基本结构的变形, 可采取一些灵活措施进行匹配。在实际操作中要兼顾成本、功耗和性能等因素，一般不追求完全匹配，只要将失配引起的反射等干扰在可接受的范围即可。 

8.1.8 线闭环检查规则 

防止信号线在不同层间形成自环。在多层板设计中容易发生此类问题，自环将引起辐射干扰。 

8.1.9 线的分枝长度控制规则 

尽量控制分枝的长度，一般的要求是Tdelay<=Trise/20。 

8.1.10 走线的谐振规则 

主要针对高频信号设计而言，即布线长度不得与其波长成整数倍关系，以免产生谐振现象。 

8.1.11 走线长度控制规则 

即短线规则，在设计时应该尽量让布线长度尽量短，以减少由于走线过长带来的干扰问题，特别是一些重要信号线，如时钟线，务必将其振荡器放在离器件很近的地方。对驱动多个器件的情况，应根据具体情况决定采用何种网络拓扑结构。 

8.1.12 倒角规则 

PCB设计中应避免产生锐角和直角，产生不必要的辐射，同时工艺性能也不好。 

8.1.13 器件去藕规则 

A. 在印制版上增加必要的去藕电容，滤除电源上的干扰信号，使电源信号稳定。在多层板中，对去藕电容的位置一般要求不太高，但对双层板，去藕电容的布局及电源的布线方式将直接影响到整个系统的稳定性，有时甚至关系到设计的成败。 

B. 在双层板设计中，一般应该使电流先经过滤波电容滤波再供器件使用，同时还要充分考虑到由于器件产生的电源噪声对下游的器件的影响，一般来说，采用总线结构设计比较好，在设计时，还要考虑到由于传输距离过长而带来的电压跌落给器件造成的影响，必要时增加一些电源滤波环路，避免产生电位差。 

C. 在高速电路设计中，能否正确地使用去藕电容，关系到整个板的稳定性。 

8.1.14 器件布局分区/分层规则 

A. 主要是为了防止不同工作频率的模块之间的互相干扰，同时尽量缩短高频部分的布线长度。通常将高频的部分布设在接口部分以减少布线长度，当然，这样的布局仍然要考虑到低频信号可能受到的干扰。同时还要考虑到高/低频部分地平面的分割问题，通常采用将二者的地分割，再在接口处单点相接。 

B. 对混合电路，也有将模拟与数字电路分别布置在印制板的两面，分别使用不同的层布线，中间用地层隔离的方式。 

8.1.15 孤立铜区控制规则 

孤立铜区的出现，将带来一些不可预知的问题，因此将孤立铜区与别的信号相接，有助于改善信号质量， 通常是将孤立铜区接地或删除。在实际的制作中，PCB厂家将一些板的空置部分增加了一些铜箔，这主要是为了方便印制板加工，同时对防止印制板翘曲也有一定的作用。 

8.1.16 电源与地线层的完整性规则

对于导通孔密集的区域，要注意避免孔在电源和地层的挖空区域相互连接，形成对平面层的分割，从而破坏平面层的完整性，并进而导致信号线在地层的回路面积增大。 

8.1.17 重叠电源与地线层规则 

不同电源层在空间上要避免重叠。主要是为了减少不同电源之间的干扰，特别是一些电压相差很大的电源之间，电源平面的重叠问题一定要设法避免，难以避免时可考虑中间隔地层。 

8.1.18 3W规则 

为了减少线间串扰，应保证线间距足够大，当线中心间距不少于3倍线宽时，则可保持70%的电场不互相干扰，称为3W规则。如要达到98%的电场不互相干扰，可使用10W的间距。 

8.1.19 20H规则 

由于电源层与地层之间的电场是变化的，在板的边缘会向外辐射电磁干扰。称为边沿效应。 

解决的办法是将电源层内缩，使得电场只在接地层的范围内传导。以一个H（电源和地之间的介质厚度）为单位，若内缩20H则可以将70%的电场在接地层边沿内；内缩100H则可以将98%的电场在内。 

8.1.20 五五规则 

印制板层数选择规则，即时钟频率到5MHz或脉冲上升时间小于5ns，则PCB板须采用多层板，这是一般的规则，有的时候出于成本等因素的考虑，采用双层板结构时，这种情况下，最好将印制板的一面做为一个完整的地平面层。