实验二 利用MSI设计组合逻辑电路实验报告

实验二\n\n利用 MSI 设计组合逻辑电路实验报告\n\n一、实验目的\n1. 熟悉编码器、译码器、数据选择器等组合逻辑功能模块的功能与使用方法 2. 掌握用 MSI 设计的组合逻辑电路的方法\n\n二、实验预习\n\n1.数据分配器 proteus 仿真图\n示波器上依次显示的是 F0 F1 F2 F3 F4 F5 F6 F7 的波形 真值表： A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 FN = NotD C F0 0 NotD 1 1 0 1 1 1 0 1 1 1 0 1 1 1 N = (ABC)2 F1 1 NotD 1 1 1 1 1 1 F2 1 1 NotD 1 1 1 1 1 F3 1 1 1 NotD 1 1 1 1 F4 1 1 1 1 NotD 1 1 1 F5 1 1 1 1 1 NotD 1 1 F6 1 1 1 1 1 1 NotD 1 F7 1 1 1 1 1 1 1 NotD\n\n\r\n

2.LU 逻辑单元 proteus 仿真图\n\n通过示波器观察 Q0 Q1 Q2 Q3 和 Y 的波形 真值表： S1 S1 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 S0 S0 0 0 1 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 Y A A*B 0 A+B 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 B 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Y 0 0 1 1 0 1 1 1 0 1 1 0 1 1 0 0\n\n\r\n

1 1\n\n0 1\n\nA 异或 B NotA\n\n3.AU 算术单元设计\n真值表如下： S 0 0 0 0 1 1 1 1\n\nA 0 0 1 1 0 0 1 1\n\nB 0 1 0 1 0 1 0 1\n\n输出 Y 0 1 1 0 0 1 1 0\n\n进/借位 Cn 0 0 0 1 0 1 0 0\n\n卡诺图化简如下：\n\n根据卡诺图化简所得， 在 Proteus 上进行仿真模拟\n\n① 利用卡诺图化简后只使用门电路实现：\n\n\r\n

② 使用 74LS138 实现：\n\n③ 使用 74LS151 实现：\n\n4.ALU 算术逻辑单元\n\n\r\n

S2 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1\n\nS1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0\n\nS0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0\n\nA 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1\n\nB 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1\n\nC 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1\n\nY 0 0 0 0 0 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 0 1 1 1 1 0 0\n\nCn\n\n\r\n

1\n\n0\n\n1\n\n0\n\n0\n\n0\n\n0\n\n0 0 0 1 0 1 1 1 0 1 1 1 0 0 0 1 0 0 0 0 0 0 0 0\n\n1 0 1 0 0 1 1 1 0 1 0 1 0 1 1 0 1 0 1 1 0 1 0 1 1 0 0 1 1 0 1 1 0 1 0 1 0 1 1 1 0 0 1 0 1 1 1 1 1 1 1 0 0 0 0 0 1 1 0 0 0 1 1 1 1 0 0 1 0 1 1 1 0 0 1 1 0 1 1 0 1 0 0 1 1 1 0 1 0 1 0 1 1 0 1 1 0 0 1 1 0 1 1 1 1 1 1 1 0 0 0 0 1 1 1 0 0 1 0 1 1 1 0 1 0 0 1 1 1 0 1 1 0 1 1 1 1 0 0 0 1 1 1 1 0 1 0 1 1 1 1 1 0 0 1 1 1 1 1 1 0 真值表如上 S2、S1、S0 为 0 0 0 时 Y=AB S2、S1、S0 为 0 0 1 时 Y=A+B S2、S1、S0 为 0 1 0 时 Y=NotA S2、S1、S0 为 0 1 1 时 Y=NotB S2、S1、S0 为 1 0 0 时 Y=A⊕B S2、S1、S0 为 1 1 1 时 Y=0 当 S2、S1、S0 分别为 101 和 110 时，利用卡诺图化简如下： S2、S1、S0 为 101 时：\n\n\r\n

S2、S1、S0为110时：

根据真值表和卡诺图，在proteus上进行仿真模拟如下：

S2、S1、S0的控制，通过此处的导线接法改变来控制

三、实验原理

中规模的器件，如译码器、数据选择器等，它们本身是为实现某种逻辑功能而设计的，但由于它们的一些特点，我们也可以用它们来实现任意逻辑函数

四、实验内容

1.数据分配器：波形图如下：（从上到下依次为clock、C、B、A、F0、F1、F2、F3、F4、F5、F6、F7的波形)

clock

C

B

A

F0

F1

F2

F3

F4

F5

F6

F7

此时A B C为0 0 0 F0 = 0

此时A B C 为0 0 1 F1 = 0

.。。。。依次类推

此时A B C 为1 1 1 F7 = 0

由此不难看出数据分配器的作用

2. LU逻辑单元

波形图如下：（从上到下依次为CP、S1、S0、A、B、Y的波形）

CP

S1

S2

A

B

Y

此时S1、S2、A、B为0 0 0 0 Y = A*B=0

此时S1、S2、A、B为0 1 0 0 Y=A+B=0

此时S1、S2、A、B为1 0 0 0 Y=A⊕B

此时S1 S2 A B为1 1 0 0 Y=notA=1

3.AU算术单元波形图如下所示（从上到下依次为S、A、B、Y、Cn的波形）

S

A

B

Y

Cn

此时S A B为0 0 0 Y=A+B =0 Cn=0

此时S A B为0 1 0 Y=A+B=1 Cn=0

此时SAB为110 Y=A-B=1 Cn=0

五、实验反思与问题

①实验中与或非异或的实现：

可以根据实验书后面的附录 3 根据器件的内部组成来选择。其中或门可以用两个与非门来实现

②为什么要用S1 S0 A B来表示输入

S1变化规律与197的Q3一样

S0变化规律与197的Q2一样

③实验时连线有问题时：

采用倒查法