数电复习知识点

基本公式：

0·A=0   1·A=A

A·A=A  A·A’=0

A·B=B·A 

A·(B·C)=(A·B) ·C

A·(B+C)=A·B+A·C

(A·B)’=A’+B’

1+A=1  0+A=A

A+A=A（配项法）--重复写入某一项  

A+A’=1

A+B=B+A

A+(B+C)=(A+B)+C

A+B·C=(A+B) ·( A+C)

(A+B)’=A’+B’

若干常用公式：

A+AB=A（吸收法）

A+A’ B=A+B（消因子法）

AB+AB’=A（并项法）

A·(A+B)=A

AB+A’ C+BC=AB+A’ C及

AB+A’ C+BCD=AB+A’ C（消项法）将BC和BCD消去

A·(A·B)’=A·B’

A’ ·(AB)’=A’

代入定理：在任何一个包含变量A的逻辑等式中，若以另外一个逻辑式代入式中所有A的位置，则等式仍然成立。

反演定理：对于任意一个逻辑式Y，若将其中所有·换成+，+换成·，0换成1,1换成0，原变量换成反变量。反变量换成原变量，则结果就是Y’。

对偶定理：对于任何一个逻辑式Y，若将其中的·换成+，+换成·，0换成1,1换成0，则得到一个新的逻辑式YD

最小项：在n变量逻辑函数中，若m为包含n个因子的乘积项，而且这n个变量均以原变量或反变量的形式在m中出现一次，则称m为该组变量的最小项。n个变量的最小项有2n个。

最小项的重要性质：

①在输入变量的任何取值下必有一个最小项，而且仅有一个最小项的值为1.

②全体最小项之和为1

③任意两个最小项的乘积为0

④具有相邻性（仅有一个变量不同）的两个最小项之和可以合并成一项并消去一对因子。

逻辑函数的最小项之和标准形式：利用A+A’=1将每个乘积项中缺少的因子补全，这样就可以化为最小项之和的标准形式。

逻辑函数的表示方法：

逻辑真值表，逻辑函数式，逻辑图，波形图（时序图），卡诺图，硬件描述语言

逻辑函数化简方法有：公式化简法，卡诺图化简法（图形化简法），Q-M法

卡诺图从几何位置上是上下、左右闭合的图形。

卡诺图化简法步骤：

1将函数化为最小项之和的形式

2画出表示该逻辑函数的卡诺图

3找出可以合并的最小项

4选取化简后的乘积项

选取的原则：

1这些乘积项应包含函数式中所有的最小项

2所用的乘积项数目最少

3每个乘积项包含的因子最少

约束项：恒等于0的最小项

任意项：其值等于1的最小项

约束项和任意项统称为无关项（用Ⅹ表示）

第四章 组合逻辑电路

1、编码器：

目前使用的编码器有普通编码器和优先编码器两类。

普通编码器：任何时刻只允许输入一个编码信号，否则会出现混乱。

8线--3线优先编码器：（74LS148或者74HC148）

选通输入端S’=0时，才正常工作

2、译码器：

3线--8线译码器：74HC138或者74LS138

S1=1，S2’+S3’=0时，正常工作

3、数据选择器：

双4选1数据选择器：74HC153

输出逻辑式：

Y=[D0(A1’A0’)+D1(A1’A0)+D2(A1A0’)+D3(A1A0)] ·S1

用两个4选1数据选择器接成8选1数据选择器，其输出逻辑式为：

Y=(A2’A1’A0’)D0+(A2’A1’A0)D1+(A2’A1A0’)D2+(A2’A1A0)D3+(A2A1’A0’)D4+(A2A1’A0)D5+(A2A1A0’)D6+(A2A1A0)D7

4、加法器：

双全加法器：74LS183

只要依次将低位全加器的进位输出端CO接到高位全加器的进位输入端CI，就可以构成多位加法器了。

4位超前进位加法器：74LS283

5、数值比较器：

4位数值比较器：74LS85

应令I(A>B)=I(A6、竞争--冒险现象及其成因：（存在时间的延迟）

竞争：我们将门电路两个输入信号同时向相反的逻辑电平跳变（一个从1变为0，另一个从0变为1）的现象称为竞争。

竞争—冒险：由于竞争而在电路输出端可能产生尖端脉冲的现象称为竞争—冒险。

消除竞争—冒险现象的方法：1接入滤波电容

2引入选通脉冲

3修改逻辑设计

第五章 触发器

能够存储1位二值信号的基本单元电路统称为触发器。

特点：

有两个稳定的状态0和1，在适当输入信号作用下，可从一种状态翻转到另一种状态；  在输入信号取消后，能将获得的新状态保存下来。

触发方式：电平触发、脉冲触发、边沿触发

根据触发器逻辑功能分为：SR触发器、JK触发器、T触发器、D触发器

根据存储数据原理不同分为：静态触发器、动态触发器

触发器逻辑功能描述方法：功能表（特性表）、特性方程、状态图、波形图

一、SR锁存器：

0态：Q=0，Q’=1

1态：Q=1，Q’=0

（或非门）

Q*=S+R’Q

SR=0 约束条件

二、电平触发器：

当CLK=0，保持；

当CLK=1，根据S、R信号而改变。

结论：触发器的动作时间是由时钟脉冲CLK控制的。

1、电平触发SR触发器（同步触发器）

Q*=D

三、脉冲触发的触发器

1主从SR触发器：

主触发器：Qm(上升沿有效)

从触发器：Q(下降沿瞬间有效)从触发器输出端的变化只能发生在 CLK 的下降沿。

工作原理：

（1）当CLK=1时，从触发器的输出状态保持不变，主触发器的输出状态由R和S来决定。（2）当CLK由1跳到0时（或称CLK脉冲下降沿到来时），主触发器的输出状态保持不变，从触发器的输出状态由主触发器的状态决定。此时，由于CLK=0，输入信号R和S。（注意：CLK下降沿到来时有效。）

Q*=S+R’Q

SR=0 约束条件

2、主从JK触发器：

S=JQ’  R=KQ

特性方程：

Q*=S+R’Q=JQ’+(KQ)’Q

=JQ’+K’Q  ，Q*=Q’

主从JK触发器没有约束，CLK下降沿时有效，注意在CLK=1时，J、K是否有变化，从而影响下降沿到达的状态。

Q*=Q’

3、边沿触发的触发器

用两个电平触发D触发器构成的边沿触发器，维持阻塞触发器，利用门电路传输延迟时间的边沿触发器

边沿触发器的动作特点：

触发器的次态仅取决于时钟脉冲的上升沿（正边沿）或下降沿（负边沿）到达时输入的逻辑状态，而在这以前或以后，输入信号的变化对触发器输出的状态没有影响。

第六章 时序逻辑电路

输出方程：输出变量的逻辑表达式。

驱动方程：（激励方程）触发器输入信号的逻辑表达式。

特性方程：描述触发器逻辑功能的逻辑表达式。

状态方程：（Q*次态方程）次态输出的逻辑表达式。 驱动方程代入特性方程得状态方程。

同步计数器：

一、4位同步二进制计数器74161的功能表：

第十章 脉冲波形的产生和整形

1、矩形脉冲的几个主要参数：脉冲周期T，脉冲幅度Vm,脉冲宽度tw，上升时间tr，下降时间tf，占空比q

2、施密特触发器的特点：第一，输入信号从低电平上升的过程中电路状态转化时对应的输入电平，与输入信号从高电平下降过程中对应的输入转换电平不同。第二，在电路状态转换时，通过电路内部的正反馈过程是输出电压波形的边沿变得很陡。

施密特触发器的应用：

①用于波形变换

②用于波形整形

③用于波形鉴幅

3、单稳态触发器特点：

第一，它有稳态和暂稳态两个不同的工作状态；第二，在外界触发脉冲作用下，能从稳态翻转到暂稳态，在暂稳态维持一段时间后，在自动返回稳态；第三，暂稳态维持时间的长短取决于电路本身的参数，与触发脉冲的宽度幅度无关。

应用于：脉冲整形，延时（产生滞后于触发脉冲的输出脉冲）以及定时（产生固定时间宽度的脉冲信号）

分为：微分型和积分型