cadence版图使用说明

目录    1

设计环境介绍    2

工作站常用命令    2

运行 Cadence    6

运行 Layout    10

运行 schematic的编辑    15

生成schematic symbol    18

运行Artist的仿真环境    20

设计示例的简单介绍    21

设计环境介绍

典型的全定制Full-Custom模拟集成电路设计环境

1. 集成的设计环境－Cadence Design Framework II是众多Cadence 工具集成在一起的统一的界面，通过这个架构,不用繁琐的数据格式转换，就可以方便的从一个工具转到另一个工具。

    其中包括很多软件，如：

原理图编辑工具-Composer

布局编辑工具-Candence virtuoso

布局验证编辑工具-Diva, Dracula

2. 电路网表或原理图编辑环境－Text editor / schematic editor

3. 电路模拟软件－spice

操作系统环境和硬件平台

1.SUN工作站；UNIX系统

2.运行Linux的PC

3.作为终端的PC

工作站常用命令

一、在terminal窗口键入的基本命令：

1. ls：列出目录下所有文件。

2. clear：清除terminal窗口里的内容。

3. pwd：显示目前工作的目录。

4. cd：改变当前目录。

5. rm：刪除文件。

6. cp：复制文件。

7. mv：移动文件。

8. mkdir：建立目录。

9. rmdir：刪除目录。

10. find：寻找文件。

11. passwd：改变当前用户密码。

12. finger：显示当前用户信息。

二、基本操作和命令的使用介绍：

1.从PC登录工作站，一般使用exeed或Xmanager。

  login   ：___________(输入username)

  password：___________(输入密码)

2.登出步骤：点击exit

3.在线命令说明 （以下的example% 表示系统的提示符）

  example%  man [command-name]

4. 改变当前目录

  example%  cd  [name]

  Example： 

example%  cd dir1  改变目录位置，至dir1目录下。

5. 复制文件

  example%  cp [-r] source destination

  Example： 

example%  cp file1 file2   将文件file1复制成file2。

example%  cp -r dir1 dir2  复制整个目录。

6. 移动或更改文件、目录名称。

  example%  mv source destination

Example：

      example%  mv file1 file2   将文件file1，更改名为file2。

      example%  mv file1 dir1    将文件file1，移到目录dir1下，文件名仍为file1。

      example%  mv dir1 dir2    改目录名称dir1为dir2。

7. 建立新目录

  example%  mkdir directory-name

  Example：

      example%  mkdir dir1     建立一新目录dir1。

8. 刪除目录

  example%  rmdir directory-name  或  rm directory-name

  Example：

      example%  rmdir dir1     刪除目录dir1，但dir1下必须没有文件存在，否则无法刪除。

      example%  rm -r dir1     刪除目录dir1，及其下所有文件及子目录。

9. 刪除文件

  example%  rm filename  (filename可为文件名，或文件名缩写符号。)

Example：

example%  rm file1      刪除文件名为file1之文件。

example%  rm file?      刪除文件名中有五个字元，前四个字元为file之所有文件。

example%  rm f*        刪除文件名中，以f为字首之所有文件。

三、cadence使用的有关文件说明：

一.在Terminal窗口

 example% source ~/csh/cshrc.cadence    有时cedence的环境存在于缺省的shell配置中

 example% cd project    进入放有关于培训库的cds.lib的目录

 example% icfb&        调用Cadence；”&”表示程序不依赖当前terminal窗口，后台运行。

说明：调用cadence有一系列命令，如icfb is a complete front-to-back IC design set; icds include design and simulation tools ;icms is a larger set of tools for mixed signal design;  msfb support an IC design flow without place and route ; icde include the basic IC design entry package  

二.出现画面CIW(command Interpreter window)

三.点击在CIW窗口的菜单Tools→Library Manager，会出现LM窗口LM(Library Manager)

四.建立新的Library

1.    点击LM窗口上面的菜单File→New→Library

2.    会产生New Library画面

在name填上Library名称；点击下面的OK

3.    出现下列画面

选择Compile a new techfile；点击上面的OK

4.    出现Load Technology File窗口

键入~/techfile/025_v1.tf（.tf文件一般由设计者根据其他已有的更改而成或foundry会提供）；点击OK；即建立以025_v1.tf为technology file的new library “hw1”

五.建立Cell View

1.    第四点成功之后，会在LM窗口的Library列表出现第四点建立的new library名称

2.    点击该名称，比如hw1,再选LM窗口上菜单File→New→Cell View

在tool改选择Virtuso,会在view name出现layout；在cell name填上名称；按OK之后，会开启layout editor的畫面。若要产生Schematic view, Tool栏要选取Composer-Schematic.；若要产生Symbol view, Tool栏要选取Composer-Symbol.。

运行 Layout

一．LM窗口用鼠标左键点击Library的hw1→再点击cell的inv→再连续点击view的layout两次，或是用右键open,即可开启layout窗口

二．Layout Editor                                   LSW(Layout selection window)  

因为是采用0.25um 5 metal & 1 poly，所以LSW应该是看到以上的画面。如果不是的话,则有可能是create library 时 technology file 没有设对。

三.Layout的基本操作

1.    设定窗口的点距(Grid)，点击Layout窗口上面的命令选项Option→Display

设定grid的显示方式,通常是dots；设定minor grid的间距,通常是0.05；设定major grid的间距, 通常是0.1；设定X軸移动的最小间距,0.01；设定Y 軸移动的最小间距,0.01

2.设定是否有Gravity的功能，点击Layout窗口的命令列Options→Layout Editor，依照个人使用习惯与需要来选择是否Gravity On

Gravity On：当鼠标光标靠近物件时即被吸到该物件的边缘

3.用 ruler 把长度量好, 用右键点击 LSW 中所要用的 layer, 再点击常用功能栏中的 rectangular 或 polygon 来画.

4.如果边长要纠正的话, 可使用stretch 来完成, 或者是用reshape 这功能.

5.    若要取消命令重选新命令，最好先按Esc键

6.    Layout 时要注意layers 之间的距离(参考design rule)

7.偶尔可以点击Layout上面的命令Design→Save做储存动作。

8.    用label 来定义端点名称，每当打上label时，记得要点击该label，然后按q ,改变该label的layer成text2

四.当在画的途中，可以使用on-line drc(DIVA)来检查是否违反design rule

1.    点击Layout窗口上面的命令Verify→DRC

2.    出现DRC窗口

4.若无法读取divaDRC.rul, 可尝试:

a.取消选取Rules Library；

b.给全路径~/techfile/divaDRC.rul或直接将divaDRC.rul copy到所使用的library中(ex: hw1).

4.    按OK之后，会开始跑DRC，若有错误，CIW对话盒会显示错误并且在Layout窗口也会有marker闪烁

5.    可以点击Layout窗口上面的命令Verify→Makers→Explain，然后选择Layout窗口中闪动线条，即可知所犯的错误

6.    若要消除在Layout窗口闪烁的marker，点击Layout窗口上面的命令Verify→Markers→delete all，出现下面窗口，再点击OK即可。

7.当全部画完时，务必要on-line DRC成功才行

五.以上是大致的使用方法,若要更详细可 reference CIC 的Full-Custom IC Design KIT (basic) Training Manual.

以下是NMOS和PMOS的Layout图

运行 schematic的编辑

一.建立Schematc view：跟建立layout view方法一样（请参考Start Cadence的第五大点的第二小点），先点击要LM窗口预定的library，再点击LM窗口的File→New→Cell view，按OK之后，即可建立Schematic View

二.若Schematic View已存在，在LM窗口用鼠标左键点击Library的hw1→再点击cell的inv→再连续点击view的schematic两次，或是用右键open,即可开启schematic窗口

三.点击Schematic窗口上面的命令集Add→Instance，出现Add Instance窗口

再点击Add Instance窗口的Browser，选择analoglib中常用的元件,如下表：

2.加 pin , 给 pin name 且要指示 input , output ,inout , 若有做layout的话, 要标示相同.

3.点击 nmos  再选 properties (按 q 键 ) , 标明 model name ,width ,length, 同理 for pmos.

说明：Model name 是以width,length 来決定用那一个model , 可由models目录下的README 中得知,比如：L=1um W=1um for nmos和 pmos 经查阅可用 (nch.1,pch.1) 等等.(也可以只用nch , pch , 因为run hspice时会自动帮你判断.)

4.    最后 Design Check and Save , 若有error 则schematic view 上有闪动 ,

此时可选 Check  Find Marker 来看 error 的原因.

生成schematic symbol

一.    由Schematic产生symbol

1.    打开Schematic view

2.    点击Schematic窗口上面命令集的Design→Create cellview→From cellview

按OK

按OK

3. 点击 [@partName] 按 q 键 出现 properties 的对话盒把[@partName]

依电路的特性改成所要的name 比如 inv 等.

4.可用 ADD  shape內的各种形状来修饰这symbol的外观.

5.完成之后, Check--Cross View check, 然后 Design  save

6.按照以上步骤来产生的symbol必须注意的若更改 schematic 的input,output label, 且必须更改其 symbol的input,output label, 不然会发生闪动的error

运行Artist的仿真环境

(1)在Schematic View中选Tools  Analog Environment , 以下图示:

(2) Setup Simulator/Directory/Host

Change Simulator and Project Directory.

(3)    Setup  Model Path

Check model library path是否正确.

(4) Analysis  Choose

选择分析类別；ex：tran是用来分析time domain的波形。输入要看的范围

(5)点击运行按钮，然后就可以对输出结果曲线进行分析。

设计示例的简单介绍

由于示例比较复杂，课程当中只能进行功能性的仿真和分析，以便大家掌握模拟电路基本的设计过程，其他详细的工作只有暂略。

一、示例电路基本上是一个PWM升压电路和一个高压桥式驱动组成的，结构框图如下：

电路的目的是将输入1.8V~5.0V直流的转换为高压交流信号去驱动外部的容性负载。

基本的参数要求如下：

三、上机实践的主要任务是：

1、将示例中的各个模块重新输入到新的原理图文件中进行仿真，并得到能说明功能正确的曲线图；

2、然后生成各功能模块的symbol，再建一个整体的电路图，形成层次化的结构（尽管示例实际上不需如此，这只是为熟悉软件而已），然后可以做整体仿真。

3、本示例使用CSMC06的model.