去耦电容在高速PCB 中的应用

张海龙1

（西安电子科技大学电子工程学院模式识别与智能控制研究所，西安 710071）

摘要：高速PCB设计中，合理地使用去耦电容在消除芯片逻辑切换时产生的RF噪声、防止电磁干扰中具有重要作用。本文就去耦电容容值的选取及其具体应用作了较为详细的叙述，重点介绍了一些在PCB 上合理放置去耦电容的实用方法。

关键词：去耦电容；PCB；RF噪声

Application of Decoupling Capacitor in High-

Speed PCB Design

Zhang hailong

(The Institute of Pattern Recognition and Intelligent Control of Electronic Engineering of Xidian University, Xi’an 710071)

Abstract: High-speed switching environments generate RF noise on power lines (or planes). The instantaneous current generated with the rising and falling edges of the outputs causes the power line (or plane) to ring. Decoupling capacitors play a major role in conducting the alternating current. This paper describes proper selection and use of decoupling capacitors, and gives some practical layout solutions to minimize development and propagation of RF energy.

key words: decoupling capacitors; PCB; RF noise

去耦电容解决PCB上高速器件逻辑切换时产生的RF噪声，降低电压波动幅度；还可为芯片

作者简介：张海龙（1980－），男，山西神池人，现为西安电子科技大学在读研究生，从事高速板卡设计、电源完整性和电磁兼容方面的研究工作。

提供一个局部直流源，使芯片可以直接从去耦电容上吸收或释放电流，减少了跨板浪涌电流。所以可以在PCB 上每个芯片的电源和地管脚之间加一个大小合适的去耦电容。

1 去耦电容的选取

选择去耦电容时，必须考虑以下两点：

1） 为了能够有效地去除RF 能量，去耦电容的自谐振频率0f 必须大于我们应考虑的最大的谐波

频率max f ，即

0f ≥ max f （1）

2）从去耦电容为芯片提供所需电流的角度考虑，其容量应满足

C ≥ N × I ×t ∆v ∆/ （2）

其中 I 为切换电流（A ），N 为芯片同时跳变的最大管脚数（在最坏情况下，N 为输出管脚总数），t ∆切换时间（s ），v ∆为芯片允许的供电电压CC V 的最大偏压降。

理想的去耦电容器可以提供芯片状态切换时所需要的所有电流，以减小电压的波动。当芯片输出管脚由低电平跳到高电平时，将在t ∆内从去耦电容中吸收门电路开启所需要的电流I 。由于去耦电容在t ∆ 内仅提供能量，还来不及从电源中获得补充能量，所以电容上的电压将下降v ∆。而电容器上的电压就是芯片上的电压，所以v ∆应被控制在规定的范围内，不至于引起芯片的错误逻辑动作，一般取为芯片供电电压的最大允许偏差值。例如一个8缓冲器的输出电压为2.5V ，电流摆幅50mA ，信号开关速度3ns ，允许压降0.1V ，如果8个缓冲器同时工作,那么正确的旁路电容值应是0.012μF 。再如一个DRAM 电路，如果刷新电流为50mA ，闲置电流为5mA ，则I 是45mA ，刷新时间为250ns ，允许最大压降v ∆=0.025V ，那么C = 0.045μF 。

2 去耦电容的有效频率

在实际应用中，应当注意区别电容的自谐振频率0f 和有效自谐振频率IS f 。前者只考虑电容自身的等效串联电感L ，而后者的电感IS L 不仅包括等效串联电感L ，还包括电容安装到PCB 上后增加的各种寄生电感M L ，即IS L = L + M L 。安装电感包括电容盘垫电感、连接芯片与电容的导线电感、过孔电感、电源平面的电感。因此，在电容手册中给定的自谐振频率要比其安装到PCB 板上后的有效自谐振频率高得多。实际系统中，去耦电容通路的谐振点是有效自谐振频率IS f 。下面通过具体例子来区分二者：

取去耦电容：C = 0.01μF ，L = 0.9nH ，设M L = 0.8nH ，则

IS L = L + M L = 1.7nH （3）

得 LC f π21

0= = 53MHz ， C L f IS IS π21

= = 38 MHz

可以看出，二者相差较大。由公式（3）可知，降低安装电感M L 可以降低电容通路的总电感IS L ，从而增大IS f 的值，减小与0f 的差值，使得电容的去耦效果尽可能最佳。这是为什么在PCB 上要降低安装电感的原因之一。

3 去耦电容在PCB 上的放置

3.1 多层板上去耦电容的放置

去耦电容安装到高速PCB 中，应当设法减小各种寄生电感。这是因为板上各种寄生电感的存在，使得电容实际的有效自谐振频率与自谐振频率相差很大，了电容去除RF 噪声的能力。这些寄生电感主要包括自身的封装电感即等效串联电感ESL 、芯片与电容之间导线的电感以及当去耦电容安装到PCB 上所带来的安装电感。

表面贴装电容由于ESL 很小成为去耦电容的首选。PCB 上去耦电容的寄生电感包括：PCB 板上电容盘垫的电感、连接电容和过孔的导线电感以及过孔自身的电感。这些由安装所带来的寄生电感一般有0.3nH 到4nH 的感值，是我们关注的重点。PCB 上电容盘垫是固定的，于是只能通过降低导线电感和过孔电感来降低安装电感的数值，将其对去耦电容的影响降到最低。

由以上分析，在多层PCB 上放置去耦电容时，要尽量将电容靠近芯片电源管脚，同时连接电容和电源/地平面的过孔也要尽量靠近电容。实际中，我们大多采用如图1a 在电容焊盘正面打过孔的方式连接电容与电源/地，还可以改进为如图1b 在电容焊盘侧面打过孔的方式，这种连接方式相比图1a 电感要稍小一点，这是因为电流路径的电感与电流环的面积成正比，而后者的环路面积相比前者要小。对于ESL 很小的电容，应该打多个过孔与电源/地相连，形成并联方式以降低导线的电感值，不至于因为导线有很大的电感值而抵消了我们采用低ESL 电容的效果。如图1c 和4d 。 以上是几种比较常用的电容连接方法。如果工艺允许的话，可以将去耦电容放到PCB 的背面，在安装盘垫上通过过孔直接与芯片相连，如图1e 所示。由于二者之间没有连接导线，大大降低了寄生电感，增强了去耦的效果。目前，只有很少的PCB 制造商可以在盘垫上打过孔，但是这是一个很好的降低电感的方法。还可以如图1f 在电容的内侧通过过孔与电源层相连来提高去耦效果，这是因为其环路面积与图1a 相比更小，如图1g 。

3.2 单、双面板去耦电容的放置

对于单层和双层板，由于没有的电源和地平面，去耦电容便可能成为引起EMI 的一个主要原因。我们知道，解决辐射问题的基本是解决射频时PCB 内产生的共模噪声。下面我们分析去耦环路是如何产生并辐射共模RF 能量，造成EMI ，并讨论解决办法。

共模电流是由于信号传输路径和回流路径的不平衡引起的。数字芯片和去耦电容之间通过导线相连，导线上存在电感，造成电流路径与回流路径的不对称，导致共模RF 能量的产生。另外，芯片逻辑切换时所需要的突变电流引起了电源电压的变形，增加了共模能量。于是在去耦环路中存在共模RF 能量。

PCB 上去耦电容通过导线与芯片相连时，就形成了一个偶极子

天线结构，如图2所示。其中电源线是偶极子天线的驱动端，地线是参考端。上面提到，去耦环路中存在共模RF 能量，当这些共模

能量通过去耦电容时，建立了一个闭合的RF 能量传输环，通过电

容的填充介质辐射出去。这样，原来用于降低RF 能量，改善信号

完整性的去耦电容可能就成为了一个EMI 源。环路辐射的RF 能量

可通过公式（4）计算。 r

I Af E 3802= （4） 其中E 为辐射场强（2/m V µ），f 为频率（MHz ），A 为环路等效面积（2cm ）I 为驱动电流（mA ），r 为测量天线和环路之间的距离（m ）。

由公式（4）可知，辐射能量正比于电流环路面积、

电流和频率。由于电流、频率是由所选定的芯片确定的，

因此只能通过降低电流环路面积来减少辐射。于是在

单、双面PCB 上放置去耦电容时，不仅要使电容尽量

靠近芯片的电源管脚，还必须保证所形成的去耦电流环

路面积最小。图3a 为双层板上去耦电容的最佳放置，

而图3b 由于环路面积较大，应该避免。如果电源和地

管脚位于芯片中间，如图3c ，则不仅减小了芯片和去耦

电容连接线的长度，降低了环路面积，还减小了封装内电源和地之间的引线电感，可以提供最优的去耦电容放置。所以选择芯片时应该选择电源和地管脚位于同侧而不是在对角线上的芯片，这一点对于单、双面板的PCB 设计特别关键。

参考文献：

[1]. Mark I. Montrose, “Analysis on Loop Area Trace Radiated Emissions from Decoupling Capacitor Placement on

Printed Circuit Board”, IEEE Transactions on Electromagnetic Compliance, 1999.

[2]. Texas Instruments Incorporated, “The Bypass Capacitor in High-Speed Environments”, literature number SCBA007A,

November 1996.

[3]. Mark Alexander, “Power Distribution System （PDS ）Design: Using Bypass/Decoupling Capacitors”, Xilinx

Application Note, April 2004.