SFP+光模块接口设计调试优化方法

SFP+

作者：Jinhua Li, Xilinx SystemIO 专家

All Programmable FPGA

FPGA

Xilinx

28nm HPL

7 All Programmable FPGA

● 可编程器件资料

● 开发工具

●

开发板与套件

● IP 核

● 技术解决方案

Xilinx 20nm UltraScale

Virtex®Kintex® FPGA

3D IC

ASIC

Xilinx

28nm 20nm

大多数的SFP+光模块内部电口不含Retimer ，只是简单的限幅放大器。由于限幅放大器的行为是非线性的，入口上的可被均衡码间干扰（ISI ）会被固定下来成为不可被均衡的限定性不相关抖动（bounded uncorrelated jitter (BUJ)）。工业界为了解决Host 与模块间的电气互操作，制定了电气标准SFF8431。该规范规定了SFP+模块和与之接口的Host 的电气指标，测量方法。

SFF8431详细规定了SFP+模块和与之接口的Host 的建议走线长度

（表1）或插入损耗（图1）。

表1 Host 板可实现的走线长度

用户在PCB 互联设计时，必须遵循该要求。特别是HOST 到光模块侧，因为大多数SFP+光模块内部没有均衡器且接收灵敏度不是太高。但从SFP+光模块到HOST 侧，则有优化空间。XILINX 的7系列高速收发器GTX 和GTH 的接收机有很强的自适应均衡器（CTLE+DFE ），可以抵偿更多的因插损造成的码间干扰（ISI ）。这就给我们提供了一种成本优化的可能，我们可以将GTX 或GTH 的发送侧放在最优先的PCB 布线策略上。比如：发送侧表层走线，最少过孔，最短走线。接收侧走内层，可以绕线，更多过孔。 当用户完成设计、安装后，进入调试阶段。怎样设定HOST 的发送、接收参数？发送侧：建议将发送摆幅TXDIFFCTRL[3:0]开到最大（1000mV ），TXPRECURSOR[4:0]开到0.22或0.45dB ，TXPOSTCURSOR[4:0]视链路插损情况定；如果HOST PCB 在来奎斯特频率上的插入损耗是4.5dB ，建议TXPOSTCURSOR[4:0]设成5.5dB 。因为连接器+模块内部插损还有约1dB （见图2），单侧取一半。接收侧：由于XILINX 的7系列接收机是自适应的，因此，接收侧可以不做调试。

图2 对插MCB-HCB 差分插入损耗模板

怎样用实验方法来验证和优化参数呢？可以在发端发送PRBS31，将上一步得到的大致参数设到发送端，插上HCM 板，通过SMA 同轴线接到眼图仪表上。调整TXPOSTCURSOR[4:0]使得TJ 最小，有条件的话，还可以进一步做不同温度，电压下的TJ 最优化。到此，调试就算完成了，并且性能最优化。

实践证明，该方法快捷、可靠、性能最优化。已经广泛用于某大客户SFP+光模块接口设计、调试以及优化。