电磁兼容器件选型与设计技巧

第一讲：EMC元器件的选择和应用技巧

中心议题：

EMC元器件之电容

EMC元器件之电感

EMC元器件之磁珠

EMC元器件之二极管

滤波器的结构选择

在复杂的电磁环境中，每台电子、电气产品除了本身要能抗住一定的外来电磁干扰正常工作以外，还不能产生对该电磁环境中的其它电子、电气产品所不能承受的电磁干扰。或者说，既要满足有关标准规定的电磁敏感度极限值要求，又要满足其电磁发射极限值要求，这就是电子、电气产品电磁兼容性应当解决的问题，也是电子、电气产品通过电磁兼容性认证的必要条件。很多工程师在进行产品电磁兼容性设计时，对于如何正确选择和使用电磁兼容性元器件，往往束手无策或效果不理想，因此，很有必要对此进行探讨。

对于电磁兼容的相关理论，电子元件技术网通过线上的EMC半月谈、EMC大讲台以及线下电磁兼容研讨会等很多种方式进行了深入探讨。现在我们通过一些图片，直观的系统的回顾电磁兼容的含义、电磁干扰的三要素以及抑制电磁干扰的原理。再根据EMC设计原理和元器件不同的结构特点，主要讲解不同元器件在EMC设计中的选择及应用技巧，对EMC设计具有指导作用。

电磁兼容的定义

电磁干扰的三要素

抑制电磁干扰的原理

EMC主要解决方法 预防比屏蔽更加有效

电磁兼容性元器件是解决电磁干扰发射和电磁敏感度问题的关键，正确选择和使用这些元器件是做好电磁兼容性设计的前提。因此，我们必须深入掌握这些元器件，这样才有可能设计出符合标准要求、性能价格比最优的电子、电气产品。而每一种电子元件都有它各自的特性，因此，要求在设计时仔细考虑。接下来我们将讨论一些常见的用来减少或抑制电磁兼容性的电子元件和电路设计技术。

元件组

有两种基本的电子元件组：有引脚的和无引脚的元件。有引脚线元件有寄生效果，尤其在高频时。该引脚形成了一个小电感，大约是1nH/mm/引脚。引脚的末端也能产生一个小电容性的效应，大约有4pF。因此，引脚的长度应尽可能的短。与有引脚的元件相比，无引脚且表面贴装的元件的寄生效果要小一些。其典型值为：0.5nH的寄生电感和约0.3pF的终端电容。

从电磁兼容性的观点看，表面贴装元件效果最好，其次是放射状引脚元件，最后是轴向平行引脚的元件。

一、EMC元件之电容

在EMC设计中，电容是应用最广泛的元件之一，主要用于构成各种低通滤波器或用作去耦电容和旁路电容。大量实践表明：在EMC设计中，恰当选择与使用电容，不仅可解决许多EMI问题，而且能充分体现效果良好、价格低廉、使用方便的优点。若电容的选择或使用不当，则可能根本达不到预期的目的，甚至会加剧 EMI程度。 

从理论上讲，电容的容量越大，容抗就越小，滤波效果就越好。一些人也有这种习惯认识。但是，容量大的电容一般寄生电感也大,自谐振频率低（如典型的陶瓷电 容，0.1μF的f0=5 MHz,0.01μF的f0=15 MHz,0.001μF的f0=50  MHz），对高频噪声的去耦效果差，甚至根本起不到去耦作用。分立元件的滤波器在频率超过10 MHz时，将开始失去性能。元件的物理尺寸越大，转折点频率越低。这些问题可以通过选择特殊结构的电容来解决。

贴片电容的寄生电感几乎为零，总的电感也可以减小到元件本身的电感，通常只是传统电容寄生电感的1/3~1/5，自谐振频率可达同样容量的带引线电容的2倍（也有资料说可达10倍），是射频应用的理想选择。

传统上，射频应用一般选择瓷片电容。但在实践中，超小型聚脂或聚苯乙烯薄膜电容也是适用的，因为它们的尺寸与瓷片电容相当。

三端电容能将小瓷片电容频率范围从50 MHz以下拓展到200 MHz以上，这对抑制VHF频段的噪声是很有用的。要在VHF或更高的频段获得更好的滤波效果，特别是保护屏蔽体不被穿透，必须使用馈通电容。

二、EMC元件之电感

电感是一种可以将磁场和电场联系起来的元件，其固有的、可以与磁场互相作用的能力使其潜在地比其他元件更为敏感。和电容类似，聪明地使用电感也能解决许多 EMC问题。下面是两种基本类型的电感：开环和闭环。它们的不同在于内部的磁场环。在开环设计中，磁场通过空气闭合；而闭环设计中，磁场通过磁芯完成磁路，如下图所示。

电感中的磁场

电感比起电容一个优点是它没有寄生感抗，因此其表面贴装类型和引线类型没有什么差别。

开环电感的磁场穿过空气，这将引起辐射并带来电磁干扰（EMI）问题。在选择开环电感时，绕轴式比棒式或螺线管式更好，因为这样磁场将被控制在磁芯（即磁体内的局部磁场）。

开环电感

对闭环电感来说，磁场被完全控制在磁心，因此在电路设计中这种类型的电感更理想，当然它们也比较昂贵。螺旋环状的闭环电感的一个优点是：它不仅将磁环控制在磁心，还可以自行消除所有外来的附带场辐射。

电感的磁芯材料主要有两种类型：铁和铁氧体。铁磁芯电感用于低频场合（几十KHz），而铁氧体磁芯电感用于高频场合（到MHz）。因此铁氧体磁芯电感更适合于EMC应用。

在EMC应用中特别使用了两种特殊的电感类型：铁氧体磁珠和铁氧体磁夹。铁和铁氧体可作电感磁芯骨架。铁芯电感常应用于低频场合（几十KHz），而铁氧体芯电感常应用于高频场合（MHz）。所以铁氧芯感应体更适合于EMC应用。

三、滤波器结构的选择

EMC设计中的滤波器通常指由L，C构成的低通滤波器。不同结构的滤波器的主要区别之一，是其中的电容与电感的联接方式不同。滤波器的有效性不仅与其结构有关，而且还与联结的网络的阻抗有关。如单个电容的滤波器在高阻抗电路中效果很好，而在低阻抗电路中效果很差。

滤波器分类（基于功能）

滤波器分类（基于结构）

滤波器选型

四、EMC元件之磁珠

磁珠由氧磁体组成，电感由磁心和线圈组成，磁珠把交流信号转化为热能，电感把交流存储起来，缓慢的释放出去。

磁珠工作原理

磁珠选型

磁珠的电路符号就是电感但是型号上可以看出使用的是磁珠在电路功能上，磁珠和电感是原理相同的，只是频率特性不同罢了。

电感是储能元件，而磁珠是能量转换（消耗）器件。电感多用于电源滤波回路，侧重于抑止传导性干扰；磁珠多用于信号回路，主要用于EMI方面。磁珠用来吸收超高频信号，象一些RF电路，PLL，振荡电路，含超高频存储器电路（DDR,SDRAM,RAMBUS等）都需要在电源输入部分加磁珠，而电感是一种储能元件，用在LC振荡电路、中低频的滤波电路等，其应用频率范围很少超过50MHz。

五、EMC元件之二极管

二极管是最简单的半导体器件。由于其独特的特性，某些二极管有助于解决并防止与EMC相关的一些问题。下表列出了典型的二极管。

第一讲总结：电磁兼容性元器件是解决电磁干扰发射和电磁敏感度问题的关键，正确选择和使用这些元器件是做好电磁兼容性设计的前提。因此，我们必须深入掌握这些元器件，这样才有可能设计出符合标准要求、性能价格比最优的电子、电气产品。

第二讲：EMC 四大设计技巧

中心议题：

EMC四大设计技巧

解决方案：

EMC滤波设计技巧

EMC接地设计技巧

EMC屏蔽设计技巧

PCB设计之布局布线策略

电磁干扰的主要方式是传导干扰、辐射干扰、共阻抗耦合和感应耦合。对这几种途径产生的干扰我们应采用的相应对策：传导采取滤波，辐射干扰采用屏蔽和接地等措施，就能够大大提高产品的抵抗电磁干扰的能力，也可以有效的降低对外界的电磁干扰。本文从滤波设计、接地设计、屏蔽设计和PCB布局布线技巧四个角度，介绍EMC的设计技巧。

一、EMC滤波设计技巧

EMC设计中的滤波器通常指由L，C构成的低通滤波器。滤波器结构的选择是由"最大不匹配原则"决定的。即在任何滤波器中，电容两端存在高阻抗，电感两端存在低阻抗。图1是利用最大不匹配原则得到的滤波器的结构与ZS和ZL的配合关系，每种情形给出了2种结构及相应的衰减斜率(n表示滤波器中电容元件和电感元件的总数)。 

图1 滤波器的结构与ZS和ZL的配合关系

去耦电容的自谐振频率 

电容的寄生电感Ls的大小基本上取决于引线的长度，对圆形、导线类型的引线上的典型值为10nH／cm。典型的陶瓷电容的引线约有6 mm长，会引入约15nH的电感。引线电感也可由下式估算: 

其中：l和r分别为引线的长度和半径。寄生电感会与电容产生串联谐振，即自谐振，在自谐振频率fo处，去耦电容呈现的阻抗最小，去耦效果最好。但对频率f高于f／o的噪声成份，去耦电容呈电感性，阻抗随频率的升高而变大，使去耦或旁路作用大大下降。实践中，应根据噪声的最高频率fmax来选择去耦电容的自谐振频率f0，最佳取值为fo=fmax。 

去耦电容容量的选择 

在数字系统中，去耦电容的容量通常按下式估算： 

其中：△I为瞬变电流；△V为逻辑器件允许的电源电压变化，△t为开关时间。

实践中，去耦电容的容量可按C=1/f选用，f为电路频率，去耦电容的容量选择还必须满足以下条件：

（1）芯片于去耦电容两端电压差△V。必须小于噪声容限Vni：

（2）从去耦电容为芯片提供所需的电流的角度考虑，其容量应满足： 

（3）芯片开关电流Ic的放电速度必须小于去耦 电流的最大放电速度：

此外，当电源引线比较长时，瞬变电流会引起较大的压降，此时就要加容纳电容以维持器件要求的电压值。

二、EMC接地设计 

接地是最有效的抑制骚扰源的方法，可解决50%的EMC问题。系统基准地与大地相连，可抑制电磁骚扰。外壳金属件直接接大地，还可以提供静电电荷的泄漏通路，防止静电积累。

在地线设计中应注意以下几点： 

（1）正确选择单点接地与多点接地 

在低频电路中，信号的工作频率小于1MHz，它的布线和器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，因而应采用单点接地。当信号工作频率大于10MHz时，地线阻抗变得很大，此时应尽量降低地线阻抗，应采用就近多点接地。当工作频率在1～10MHz时，如果采用一点接地，其地线长度不应超过波长的1/20，否则应采用多点接地法。 

（2）将数字电路与模拟电路分开 

电路板上既有高速逻辑电路，又有线性电路，应使它们尽量分开，而两者的地线不要相混，分别与电源端地线相连。要尽量加大线性电路的接地面积。 

（3）尽量加粗接地线 

若接地线很细，接地电位则随电流的变化而变化，致使电子设备的定时信号电平不稳，抗噪声性能变坏。因此应将接地线尽量加粗，使它能通过三位于印制电路板的允许电流。如有可能，接地线的宽度应大于3mm。 

（4）将接地线构成闭环路 

设计只由数字电路组成的印制电路板的地线系统时，将接地线做成闭环路可以明显的提高抗噪声能力。其原因在于：印制电路板上有很多集成电路组件，尤其遇有耗电多的组件时，因受接地线粗细的，会在地结上产生较大的电位差，引起抗噪声能力下降，若将接地结构成环路，则会缩小电位差值，提高电子设备的抗噪声能力。

三、EMC屏蔽设计

屏蔽就是以金属隔离的原理来控制某一区域的电场或磁场对另一区域的干扰。它包括两个含义：一是将电路、电缆或整个系统的干扰源包围起来，防止电磁干扰向外扩散；二是用屏蔽体将接收电路、设备或系统包围起来，防止它们受到外界电磁干扰的影响。屏蔽按照机理可以分为电场屏蔽、磁场屏蔽、电磁场屏蔽三种不同方式。 

电场屏蔽

电子设备中的电场通常是交变电场，因此可以将两个系统间的电场感应认为是两个系统之间分布电容Cj的耦合，如图2所示。

图2 电场耦合示意图

其中，Ug为干扰源交变电压，Us为接受器的感应电压，Cj为G、S间的分布电容，Zs为接受器的接地电阻。则可得

由此可知，干扰电压Us的大小与耦合电容Cj的大小有关：Cj越大，则Us越大。因此，为了减小干扰电压Us，应设法减小耦合电容Cj，设法将干扰源G和接受器S尽可能的远离。如果条件所限不能远离，则应在二者之间采取屏蔽措施。

图3 加入屏蔽体后的电场耦合示意图

如图3，在干扰源G和接受器S之间加入屏蔽体P，若屏蔽体P的接地电阻为ZP，则可得屏蔽体的感应电压为

则接受器上的感应电压为 

由此可知，要使接受器的感应电压Us减小，Zp应尽可能的小。所以，屏蔽体必须选择导电性能良好的材料，而且须有良好的接地。否则，因为Cl>Cj，C2>Cj，若屏蔽体的接地电阻较大，将使屏蔽体加入后造成的干扰反而变得更大。

磁场屏蔽

磁场屏蔽是指对低频磁场和高频磁场的屏蔽。

低频磁场的屏蔽采用高导磁率的铁磁性材料。利用铁磁性材料的高导磁率对干扰磁场进行分路，使通过空气的磁通大为减少，从而降低对被干扰源的影响，起到磁场屏蔽的作用。由于是磁分路，所以屏蔽材料屏蔽材料 的磁导率U越高，屏蔽罩屏蔽罩越厚，磁分路流过的磁通越多，屏蔽效果越好。

高频磁场的屏蔽采用低电阻率的良导体作为屏蔽材料屏蔽材料。外界高频磁场在屏蔽体中产生涡流，涡流形成的磁场抑制和抵消外界磁场，从而起到了屏蔽的作用。与低频磁屏蔽不同，由于高频涡流的趋肤效应，屏蔽体的尺寸并不是屏蔽效果的关键所在，而且屏蔽体接地与否和屏蔽效果也没有关系。但对于高频磁屏蔽的金属良导体而言，若有良好的接地，则同时具备了电场屏蔽和磁场屏蔽的效果。所以，通常高频磁屏蔽的屏蔽体也应接地。 

电磁场屏蔽

电磁场屏蔽是利用屏蔽体对电场和磁场同时加以屏蔽，一般用来对高频电磁场进行屏蔽。由前述可知，对于频率较高的干扰电压，选择良导作屏蔽体，且有良好的接地，则可起到对电场和磁场同时进行屏蔽的效果。但是必须注意，对高频磁场屏蔽的涡流不仅对外来干扰产生抵制作用，同时还可能对被屏蔽体保护的设备内部带来不利的影响，从而产生新的干扰。

四、PCB设计之布局布线策略

1.选择合理的导线宽度 

由于瞬变电流在印制线条上所产生的冲击干扰主要是由印制导线的电感成分造成的，因此应尽量减小印制导线的电感量。印制导线的电感量与其长度成正比，与其宽度成反比，因而短而精的导线对抑制干扰是有利的。时钟引线、行驱动器或总线驱动器的信号线常常载有大的瞬变电流，印制导线要尽可能地短。对于分立组件电路，印制导线宽度在1.5mm左右时，即可完全满足要求；对于集成电路，印制导线宽度可在0.2～1.0mm之间选择。 

2.采用正确的布线策略 

布线时需要注意的几个方面：

（1）保持环路面积最小，降低干扰对系统的影响，提高系统的抗干扰性能。并联的导线紧紧放在一起，使用一条粗导线进行连接，信号线紧挨地平面布线可以降低干扰。电源与地之间增加高频滤波电容。

（2）使导线长度尽可能的缩短，减小印制板的面积，降低导线上的干扰。

（3）采用完整的地平面设计，采用多层板设计，铺设地层，便于干扰信号泄放。

（4）使电子元件远离可能会发生放电的平面如机箱面板、把手、螺钉等，保持机壳与地良好接触，为干扰提供良好的泄放通道。对敏感信号包地处理，降低干扰。

（5）尽量采用贴片元器件。

（6）模拟地与数字地在PCB与外界连接处进行一点接地。

（7）高速逻辑电路应靠近连接器边缘，低速逻辑电路和存储器则应布置在远离连接器处，中速逻辑电路则布置在高速逻辑电路和低速逻辑电路之间。

（8）电路板上的印制线宽度不要突变，拐角应采用圆弧形，不要直角或尖角。

（9）时钟线、信号线也尽可能靠近地线，并且走线不要过长，以减小回路的环面积。

3.印制电路板的尺寸与器件的布置 

印制电路板大小要适中，过大时印制线条长，阻抗增加，不仅抗噪声能力下降，成本也高；过小，则散热不好，同时易受临近线条干扰。 

在器件布置方面与其它逻辑电路一样，应把相互有关的器件尽量放得靠近些，这样可以获得较好的抗噪声效果。时钟发生器、晶振和CPU的时钟输入端都易产生噪声，要相互靠近些。易产生噪声的器件、小电流电路、大电流电路等应尽量远离逻辑电路，如有可能，应另做电路板。

第三讲：EMC的PCB设计技术

中心议题：

PCB EMC设计的分层策略

PCB EMC设计的布局技巧

PCB EMC设计的布线规则

除了元器件的选择和电路设计之外，良好的印制电路板（PCB）设计在电磁兼容性中也是一个非常重要的因素。PCB EMC设计的关键，是尽可能减小回流面积，让回流路径按照设计的方向流动。最常见返回电流问题来自于参考平面的裂缝、变换参考平面层、以及流经连接器的信号。跨接电容器或是去耦合电容器可能可以解决一些问题，但是必需要考虑到电容器、过孔、焊盘以及布线的总体阻抗。本讲将从PCB的分层策略、布局技巧和布线规则三个方面，介绍EMC的PCB设计技术。

PCB分层策略

电路板设计中厚度、过孔制程和电路板的层数不是解决问题的关键，优良的分层堆叠是保证电源汇流排的旁路和去耦、使电源层或接地层上的瞬态电压最小并将信号和电源的电磁场屏蔽起来的关键。从信号走线来看，好的分层策略应该是把所有的信号走线放在一层或若干层，这些层紧挨著电源层或接地层。对於电源，好的分层策略应该是电源层与接地层相邻，且电源层与接地层的距离尽可能小，这就是我们所讲的“分层”策略。下面我们将具体谈谈优良的PCB分层策略。

1．布线层的投影平面应该在其回流平面层区域内。布线层如果不在其回流平面层地投影区域内，在布线时将会有信号线在投影区域外，导致“边缘辐射”问题，并且还会导致信号回路面积地增大，导致差模辐射增大。

2．尽量避免布线层相邻的设置。因为相邻布线层上的平行信号走线会导致信号串扰，所以如果无法避免布线层相邻，应该适当拉大两布线层之间的层间距，缩小布线层与其信号回路之间的层间距。

3．相邻平面层应避免其投影平面重叠。因为投影重叠时，层与层之间的耦合电容会导致各层之间的噪声互相耦合。

多层板设计：

时钟频率超过5MHz，或信号上升时间小于5ns时，为了使信号回路面积能够得到很好的控制，一般需要使用多层板设计。在设计多层板时应注意如下几点原则：

1．关键布线层（时钟线、总线、接口信号线、射频线、复位信号线、片选信号线以及各种控制信号线等所在层）应与完整地平面相邻，优选两地平面之间，如图1所示。关键信号线一般都是强辐射或极其敏感的信号线，靠近地平面布线能够使其信号回路面积减小，减小其辐射强度或提高抗干扰能力。

图1 关键布线层在两地平面之间

2．电源平面应相对于其相邻地平面内缩（建议值5H～20H）。电源平面相对于其回流地平面内缩可以有效抑制“边缘辐射”问题，如图2所示。

图2电源平面应相对于其相邻地平面内缩

此外，单板主工作电源平面（使用最广泛的电源平面）应与其地平面紧邻，以有效地减小电源电流的回路面积，如图3所示。

图3 电源平面应与其地平面紧邻

3．单板TOP、BOTTOM层是否无≥50MHz的信号线。如有，最好将高频信号走在两个平面层之间，以抑制其对空间的辐射。

单层板和双层板设计：

对于单层板和双层板的设计，主要应注意关键信号线和电源线的设计。电源走线附近必须有地线与其紧邻、平行走线，以减小电源电流回路面积。

单层板的关键信号线两侧应该布“Guide Ground Line”，如图4所示。双层板的关键信号线地投影平面上应有大面积铺地，或者同单层板地处理办法，设计“Guide Ground Line”，如图5所示。关键信号线两侧地“保卫地线”一方面可以减小信号回路面积，另外，还可以防止信号线与其他信号线之间地串扰。

图4单层板的关键信号线两侧布“Guide Ground Line”

图5 双层板的关键信号线地投影平面上大面积铺地

总的来说，PCB板的分层可以依据下表来设计。

PCB布局技巧

PCB布局设计时，应充分遵守沿信号流向直线放置的设计原则，尽量避免来回环绕，如图6所示。这样可以避免信号直接耦合，影响信号质量。此外，为了防止电路之间、电子元器件之间的互相干扰和耦合，电路的放置和元器件的布局应遵从如下原则：

图 6 电路模块沿信号流向直线放置

1．单板上如果设计了接口“干净地”，则滤波、隔离器件应放置在“干净地”和工作地之间的隔离带上。这样可以避免滤波或隔离器件通过平面层互相耦合，削弱效果。此外，“干净地”上，除了滤波和防护器件之外，不能放置任何其他器件。

2．多种模块电路在同一PCB上放置时，数字电路与模拟电路、高速与低速电路应分开布局，以避免数字电路、模拟电路、高速电路以及低速电路之间的互相干扰。另外，当线路板上同时存在高、中、低速电路时，为了避免高频电路噪声通过接口向外辐射，应该遵从图7中的布局原则。

图7 高、中、低速电路布局原则

3．线路板电源输入口的滤波电路应应靠近接口放置，避免已经经过了滤波的线路被再次耦合。

图8 电源输入口的滤波电路应应靠近接口放置

4．接口电路的滤波、防护以及隔离器件靠近接口放置，如图9所示，可以有效的实现防护、滤波和隔离的效果。如果接口处既有滤波又有防护电路，应该遵从先防护后滤波的原则。因为防护电路是用来进行外来过压和过流抑制的，如果将防护电路放置在滤波电路之后，滤波电路会被过压和过流损坏。此外，由于电路的输入输出走线相互耦合时会削弱滤波、隔离或防护效果，布局时要保证滤波电路（滤波器）、隔离以及防护电路的输入输出线不要相互耦合。

图9接口电路的滤波、防护以及隔离器件靠近接口放置

5．敏感电路或器件（如复位电路等）远离单板各边缘特别是单板接口侧边缘至少1000mil。

6．存在较大电流变化的单元电路或器件（如电源模块的输入输出端、风扇及继电器）附近应放置储能和高频滤波电容，以减小大电流回路的回路面积。

7．滤波器件需并排放置，以防止滤波后的电路被再次干扰。

8．晶体、晶振、继电器、开关电源等强辐射器件远离单板接口连接器至少1000mil。这样可将干扰直接向外辐射或在外出电缆上耦合出电流来向外辐射。

PCB布线规则

除了元器件的选择和电路设计之外，良好的印制电路板（PCB）布线在电磁兼容性中也是一个非常重要的因素。既然PCB是系统的固有成分，在PCB布线中增强电磁兼容性不

会给产品的最终完成带来附加费用。任何人都应记住一个拙劣的PCB布线能导致更多的电磁兼容问题，而不是消除这些问题，在很多例子中，就算加上滤波器和元器件也不能解决这些问题。到最后，不得不对整个板子重新布线。因此，在开始时养成良好的PCB布线习惯是最省钱的办法。下面将对PCB布线的一些普遍规则和电源线、地线及信号线的设计策略进行介绍，最后，根据这些规则，对空气调节器的典型印制电路板电路提出改进措施。

1.  布线分离

布线分离的作用是将PCB同一层内相邻线路之间的串扰和噪声耦合最小化。3W规范表明所有的信号（时钟，视频，音频，复位等等）都必须象图10所示那样，在线与线，边沿到边沿间予以隔离。为了进一步的减小磁耦合，将基准地布放在关键信号附近以隔离其他信号线上产生的耦合噪声。

图10 线迹隔离

2．保护与分流线路

设置分流和保护线路是对关键信号，比如对在一个充满噪声的环境中的系统时钟信号进行隔离和保护的非常有效的方法。在图21中，PCB内的并联或者保护线路是沿着关键信号的线路布放。保护线路不仅隔离了由其他信号线上产生的耦合磁通，而且也将关键信号从与其他信号线的耦合中隔离开来。分流线路和保护线路之间的不同之处在于分流线路不必被端接（与地连接），但是保护线路的两端都必须连接到地。为了进一步的减少耦合，多层PCB中的保护线路可以每隔一段就加上到地的通路。

图11 分流和保护线路

3．电源线设计　　

根据印制线路板电流的大小，尽量加粗电源线宽度，减少环路电阻。同时、使电源线、地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。在单面板或双面板中，如果电源线走线很长，应每隔3000mil对地加去耦合电容，电容取值为10uF＋1000pF。

4．地线设计　　

地线设计的原则是：　　

(1)数字地与模拟地分开。若线路板上既有逻辑电路又有线性电路，应使它们尽量分开。低频电路的地应尽量采用单点并联接地，实际布线有困难时可部分串联后再并联接地。高频电路宜采用多点串联接地，地线应短而租，高频元件周围尽量用栅格状大面积地箔。　　

(2)接地线应尽量加粗。若接地线用很纫的线条，则接地电位随电流的变化而变化，使抗噪性能降低。因此应将接地线加粗，使它能通过三倍于印制板上的允许电流。如有可能，接地线应在2~3mm以上。　　

(3)接地线构成闭环路。只由数字电路组成的印制板，其接地电路布成团环路大多能提高抗噪声能力。

5．信号线设计

对于关键信号线，如果单板有内部信号走线层，则时钟等关键信号线布在内层，优先考虑优选布线层。另外，关键信号线一定不能跨分割区走线，包括过孔、焊盘导致的参考平面间隙，否则会导致信号回路面积的增大。而且关键信号线应距参考平面边沿≥3H（H为线距离参考平面的高度），以抑制边缘辐射效应。

对于时钟线、总线、射频线等强辐射信号线和复位信号线、片选信号线、系统控制信号等敏感信号线，应远离接口外出信号线。从而避免强辐射信号线上的干扰耦合到外出信号线上，向外辐射；也避免接口外出信号线带进来的外来干扰耦合到敏感信号线上，导致系统误操作。

对于差分信号线应同层、等长、并行走线，保持阻抗一致，差分线间无其它走线。因为保证差分线对的共模阻抗相等，可以提高其抗干扰能力。

根据以上布线规则，对空气调节器的典型印制电路板电路进行改进优化，如图12所示。 

图12  改进空气调节器的典型印制电路板电路

总体来说，PCB设计对EMC的改善是：在布线之前，先研究好回流路径的设计方案，就有最好的成功机会，可以达成降低EMI辐射的目标。而且在还没有动手实际布线之前，变更布线层等都不必花费任何钱，是改善EMC最便宜的做法。

第四讲：EMC/EMI之综合解决方案

中心议题：

EMC/EMI的综合解决方案

解决方案：

ESD防护解决方案

开关电源电磁干扰抑制措施

汽车电子设备的电磁兼容设计

电磁兼容主要包括电磁干扰（EMI）和电磁抗干扰(EMS)两方面，本讲将从探讨电磁干扰措施和电磁抗干扰技术的角度来介绍EMC/EMI的综合解决方案。具体内容包括结合实例探讨ESD防护解决方案；从电磁兼容三要素（干扰源、耦合通路和敏感体）入手分析，开关电源电磁干扰抑制措施；及汽车电子设备的电磁兼容设计案例。

1 ESD防护解决方案

电磁干扰普遍存在于电子产品，不仅是设备之间的相互影响，同时也存在于元件与元件之间，系统与系统之间，其主要的两种途径为传导干扰和辐射干扰，而传导干扰又细分为共模干扰差模干扰。引起干扰的原因种类复杂，其核心为静电放电干扰。静电有两种类型，即传导型的静电和辐射型的静电。对于这两种静电主要采取如下防护措施：

1.1传导性ESD防护

对静电电流在电路中防护主要使用一些保护器件，在敏感器件前端构成保护电路，引导或耗散电流。此类保护器件有：陶瓷电容，压敏电阻，TVS管等。

下面通过某电子产品接触式静电放电的接地改良来说明传导型ESD防护方案。

某电子产品的ESD发生器采用苏州泰斯特电子科技有限公司生产的型号为ESD-20静电放电测试仪器，器性能满足IEC61000-4-2标准要求，电子产品抗击电压为4.7KV，超过4.7KV就会出现蜂鸣器报警，死机现象。实验布置图如图1所示：

图1 某电子产品接触式静电放电的接地改良实验布置图

对此电子产品的接触式静电放电的接地进行分析，找出其存在的问题，并提出解决措施，可对其接地进行改良。

1.2辐射性ESD防护

对于静电产生的场对敏感电路产生影响，防护方法主要是尽量减少场的产生和能量，通过结构的改善增加防护能力，对敏感线路实施保护。对场的保护通常比较困难，在改良实践中探索出了一种叫做等位体的方法。通过有效地架接，是壳体形成电位相同体，抑制放电。事实证明此种方式有效易于实施。

下面通过某皮带秤的静电改良来说明辐射型ESD问题的解决方案。

某皮带秤在进行电磁兼容抗干扰测试静电放电项目中失败，其测试要求为接触放电6KV，空气放电8KV。现象是进行接触放电打击是存在放电，显示屏有异样，持续打击是会死机，有时可恢复。空气放电时显示屏也会有少许放电，然后死机。机体如图2所示： 

图2 皮带秤机体

改良措施如下：

1. 考虑改善內壳的链接。利用扁铜带改良其链接。如图3所示。

图3 利用扁铜带改良內壳链接

2.在间隙中填充绝缘材料，提高放电介质强度，两板平行可视为电容器，电容定义为C=εS/d，其中ε为极板间介质的介电常数，S为极板面积，d为极板间的距离，电容电压为U=Q/C。电荷相同的情况下，电容增大，两板之间的放电电压将变小，从而其抗电压能力提高。测试发现接触放电能力有所提高，位于显示部分上方的薄膜电路通过了空气放电8KV测试。

3. 将內壳与外壳绝缘，內壳不接地。使电荷积累在內壳表面，随着电荷的积累，內壳逐渐形成一个等位体，放电现象消失。如图4所示。

图4 将內壳与外壳绝缘

通过以上整改，皮带秤通过了接触放电6KV和空气放电8KV的测试。

此外，防护静电的一般方法有（前三条是针对直接放电，后两条是针对关联场的耦合）

减少静电的积累；

使产品绝缘，防止静电发生；

对敏感线路提供支路分流静电电流；

对放电区域的电路进行屏蔽；

减少环路面积以保护电路免受静电放电产生的磁场的影响。

2 开关电源EMI抑制措施

电磁兼容的三要素是干扰源、耦合通路和敏感体，抑制以上任何一项都可以减少电磁干扰问题。开关电源工作在高电压大电流的高频开关状态时，其引起的电磁兼容性问题是比较复杂的。但是，仍符合基本的电磁干扰模型，可以从三要素入手寻求抑制电磁干扰的方法。

2.1    抑制开关电源中各类电磁干扰源

为了解决输入电流波形畸变和降低电流谐波含量，开关电源需要使用功率因数校正（PFC）技术。PFC技术使得电流波形跟随电压波形，将电流波形校正 成近似的正弦波。从而降低了电流谐波含量，改善了桥式整流电容滤波电路的输入特性，同时也提高了开关电源的功率因数。

软开关技术是减小开关器件损耗和改善开关器件电磁兼容特性的重要方法。开关器件开通和关断时会产生浪涌电流和尖峰电压，这是开关管产生电磁干扰及开 关损耗的主要原因。使用软开关技术使开关管在零电压、零电流时进行开关转换可以有效地抑制电磁干扰。使用缓冲电路吸收开关管或高频变压器初级线圈两端的尖 峰电压也能有效地改善电磁兼容特性。

输出整流二极管的反向恢复问题可以通过在输出整流管上串联一个饱和电感来抑制，如图5所示，饱和电感Ls与二极管串联工作。饱和电感的磁芯是用具有 矩形BH曲线的磁性材料制成的。同磁放大器使用的材料一样，这种磁芯做的电感有很高的磁导率，该种磁芯在BH曲线上拥有一段接近垂直的线性区并很容 易进入饱和。实际使用中，在输出整流二极管导通时，使饱和电感工作在饱和状态下，相当于一段导线；当二极管关断反向恢复时，使饱和电感工作在电感特性状态 下，阻碍了反向恢复电流的大幅度变化，从而抑制了它对外部的干扰。 

图5    饱和电感在减小二极管反向恢复电流中的应用

2.2    切断电磁干扰传输途径——共模、差模电源线滤波器设计

电源线干扰可以使用电源线滤波器滤除，开关电源EMI滤 波器基本电路如图6所示。一个合理有效的开关电源EMI滤波器应该对电源线上差模干扰和共模干扰都有较强的抑制作用。在图6中CX1和CX2叫做差模电 容，L1叫做共模电感，CY1和CY2叫做共模电容。差模滤波元件和共模滤波元件分别对差模和共模干扰有较强的衰减作用。

图6    开关电源EMI滤波器

共模电感L1是在同一个磁环上由绕向相反、匝数相同的两个绕组构成。通常使用环形磁芯，漏磁小，效率高，但是绕线困难。当市网工频电流在两个绕组中 流过时为一进一出，产生的磁场恰好抵消，使得共模电感对市网工频电流不起任何阻碍作用，可以无损耗地传输。如果市网中含有共模噪声电流通过共模电感，这种 共模噪声电流是同方向的，流经两个绕组时，产生的磁场同相叠加，使得共模电感对干扰电流呈现出较大的感抗，由此起到了抑制共模干扰的作用。L1的电感量与 EMI滤波器的额定电流I有关，具体关系参见表1所列。

表1    电感量范围与额定电流的关系

实际使用共模电感两个电感绕组由于绕制工艺的问题会存在电感差值，不过这种差值正好被利用作差模电感。所以，一般电路中不必再设置的差模电感 了。共模电感的差值电感与电容CX1及CX2构成了一个∏型滤波器。这种滤波器对差模干扰有较好的衰减。

除了共模电感以外，图6中的电容CY1及CY2也是用来滤除共模干扰的。共模滤波的衰减在低频时主要由电感器起作用，而在高频时大部分由电容CY1 及CY2起作用。电容CY的选择要根据实际情况来定，由于电容CY接于电源线和地线之间，承受的电压比较高，所以，需要有高耐压、低漏电流特性。计算电容 CY漏电流的公式是：

ID=2πfCYVCY  ，式中：ID为漏电流；f为电网频率。

一般装设在可移动设备上的滤波器，其交流漏电流应<1mA；若为装设在固定位置且接地的设备上的电源滤波器，其交流漏电流应<3.5mA，医疗器材规定的漏电流更小。由于考虑到漏电流的安全规范，电容CY的大小受到了，一般为2.2～33nF。电容类型一般为瓷片 电容，使用中应注意在高频工作时电容器CY与引线电感的谐振效应。

差模干扰抑制器通常使用低通滤波元件构成，最简单的就是一只滤波电容接在两根电源线之间而形成的输入滤波电路（如图6中电容CX1），只要电容选择 适当，就能对高频干扰起到抑制作用。该电容对高频干扰阻抗甚底，故两根电源线之间的高频干扰可以通过它，它对工频信号的阻抗很高，故对工频信号的传输毫无 影响。该电容的选择主要考虑耐压值，只要满足功率线路的耐压等级，并能承受可预料的电压冲击即可。为了避免放电电流引起的冲击危害，CX电容容量不宜过 大，一般在0.01～0.1μF之间。电容类型为陶瓷电容或聚酯薄膜电容。

2.3    使用屏蔽降低电磁敏感设备的敏感性

抑制辐射噪声的有效方法就是屏蔽。可以用导电性能良好的材料对电场进行屏蔽，用磁导率高的材料对磁场进行屏蔽。为了防止变压器的磁场泄露，使变压器 初次级耦合良好，可以利用闭合磁环形成磁屏蔽，如罐型磁芯的漏磁通就明显比E型的小很多。开关电源的连接线，电源线都应该使用具有屏蔽层的导线，尽量防止 外部干扰耦合到电路中。或者使用磁珠、磁环等EMC元件，滤除电源及信号线的高频干扰，但是，要注意信号频率不能受到EMC元件的干扰，也就是信号频率要 在滤波器的通带之内。整个开关电源的外壳也需要有良好的屏蔽特性，接缝处要符合EMC规定的屏蔽要求。通过上述措施保证开关电源既不受外部电磁环境的干扰 也不会对外部电子设备产生干扰。

3 汽车电子设备电磁兼容设计

无论是汽车内部还是外部的电磁干扰对车用电子设备尤其是车用ECU（电控单元）干扰都很大，这些电磁干扰会严重干扰汽车电子设备的工作性能。众所周知，半导体元件对脉动电压非常敏感，当瞬变电压值超过其电压值时，半导体元件会被击穿而损坏，而脉冲信号一旦被ECU（电控单元）误认为输入信号便会使电子设备做出错误的判断，以至产生故障。因此，为了防止异常现象发生且允许汽车电子设备在这种环境下正常工作，在现代汽车上采用一些防干扰方法，以保证车用电子设备的正常工作。

抗干扰的基本技术一是消除干扰源，二是防止干扰信号的串入。下面说明多种提高汽车电子设备抗干扰性能和抑制其产生电磁干扰的基本技术。

1）电路设计模块化

在电路板设计中，根据电路在汽车上发挥的功能及位置的不同，将执行器电路、传感器电路、系统控制电路分开设计，形成不同的电路模块，使不同模块的电源、搭铁（金属车体）线分开，减少不应有的耦合，提高绝缘阻抗。为避免干扰，应先将电源（汽车在行驶过程中主要由发电机供电）传输到各个模块，而后分别进行整流、滤波、稳压、供电。模块中的数字搭铁和模拟搭铁分开，工作搭铁和安全搭铁一点连接。

2）阻尼电阻

在点火装置的高压电路中，串入阻尼电阻，削弱火花产生的干扰电磁波。阻尼电阻值越大，抑制效果越好。但阻尼电阻太大，又会减少火花塞电极间的火花能量。阻尼电阻一般用碳质材料制成，电阻值约10-20 kll。阻尼电阻加在点火线圈端和火花塞接头端。

3）并联电容器

在可能产生火花处并联电容器，如在调节器的“电池”接柱和“搭铁”之间和发电机“电枢”接柱和“搭铁”之间并联0．2～0．8 的电容器；在水温表和机油压力表的传感器触点间并联0．1～0．2 的电容器；在闪光继电器和电喇叭的触点处并联0．5 F电容器等。

4）金属屏蔽

发电机、起动机、火花塞等电器设备产生的火花，都能产生电磁波。屏蔽是抑制电磁波干扰的有效方法。屏蔽电场或磁场时，可选用铜、铝、钢等导电率高的材料作屏蔽体。当屏蔽高频磁场时应选购导电率高的钢、铝等材料；屏蔽低频磁场时，选购导磁率高的磁钢、铍莫合金、铁等材料。为了有效发挥屏蔽体的屏蔽作用，还应注意屏蔽体的有效搭铁。汽车电器中的导线也用密织的金属网或金属导管套起来，并将其搭铁。这样就使这些电器因工作火花而发射的电磁波，在金属屏蔽内感应寄生电流，产生焦耳热而耗散，从而起到防干扰的作用。这种方法有较好的防干扰效果，但装置复杂，成本高，并且会增大高压电路的分布电容，干扰点火性能。因此，一般只用在特殊需要的汽车上。

5）感抗型高压阻尼线

目前国内外多采用高压阻尼线，其线心是用牵0．1 rnlTl的镍铬钼丝绕成，相当于电感、电容及电阻三者的复合体，抑制效果比集中电阻的效果更好。

6）采用滤波器

滤波器主要抑制通过电路通路直接进入的干扰，根据信号和干扰信号之间的频率差别，可以采用不同性能的滤波器，抑制干扰信号，提高信噪比。

7）采用平衡技术

平衡技术是消除串音干扰的有效方法。信号的往复两条线的电性（包括阻抗，分布电容等）相等时叫平衡。在汽车电路中，检测信号的输入、控制信号的输出，特别是在时序信号传输中，通常采用双绞线作为平衡线，双绞线的螺距要小，长度要尽量短。

8）提高信号幅值

即提高信噪比，是抗干扰的重要方法。对于微弱的传感器信号（如温度信号、光电信号等），采用放大电路增大幅值，减小干扰。同时，为避免提高幅值的信号成为干扰源，应采用平衡线传输。

第五讲：EMC/EMI之设计技巧与实战设计Q/A

中心议题：

理解EMC设计技巧

解决EMC设计实战难题

本次大讲台的前几部分我们从EMC元器件的选择与应用技巧、EMC四大设计技巧、EMC的PCB设计技术及EMC/EMI之综合设计解决方案四方面对电磁兼容器件选型与设计技巧的知识进行了比较系统全面的讲解。本讲将以问答的形式，从PCB设计技巧及抗干扰措施、屏蔽设计要点、手持产品干扰源定位及解决方案等角度探讨电磁兼容设计的设计技巧及实战设计中的难题，以帮助工程师进一步理解电磁兼容器件选型方法与设计技巧，更好地进行产品的电磁兼容设计。

理解EMC设计技巧

Q1：PCB设计中滤波时选用电感值和电容值的方法是什么？ 

A1：电感值的选用除了考虑所想滤掉的噪声频率外，还要考虑瞬时电流的反应能力。如果LC的输出端会有机会需要瞬间输出大电流，则电感值太大会阻碍此大电流流经此电感的速度，增加纹波噪声(ripple noise)。 电容值则和所能容忍的纹波噪声规范值的大小有关。纹波噪声值要求越小，电容值会较大。而电容的ESR/ESL也会有影响。 另外，如果这LC是放在开关式电源(switching regulation power)的输出端时，还要注意此LC所产生的极点零点(pole/zero)对负反馈控制(negative feedback control)回路稳定度的影响。

Q2：PCB设计中模拟电源处的滤波经常是用LC电路。但是为什么有时LC比RC滤波效果差？ 

A2：LC与RC滤波效果的比较必须考虑所要滤掉的频带与电感值的选择是否恰当。 因为电感的感抗(reactance)大小与电感值和频率有关。如果电源的噪声频率较低，而电感值又不够大，这时滤波效果可能不如RC。但是，使用RC滤波要付出的代价是电阻本身会耗能，效率较差，且要注意所选电阻能承受的功率。

Q3：在设计PCB板时，有如下两个叠层方案： 叠层1 》信号 》地 》信号 》电源＋1.5V 》信号 》电源＋2.5V 》信号 》电源＋1.25V 》电源＋1.2V 》信号 》电源＋3.3V 》信号 》电源＋1.8V 》信号 》地 》信号 叠层2 》信号 》地 》信号 》电源＋1.5V 》信号 》地 》信号 》电源＋1.25V +1.8V 》电源＋2.5V +1.2V 》信号 》地 》信号 》电源＋3.3V 》信号 》地 》信号 哪一种叠层顺序比较优选？对于叠层2，中间的两个分割电源层是否会对相邻的信号层产生影响？这两个信号层已经有地平面给信号作为回流路径。 

A3：应该说两种层叠各有好处。第一种保证了平面层的完整，第二种增加了地层数目，有效降低了电源平面的阻抗，对抑制系统EMI有好处。 理论上讲，电源平面和地平面对于交流信号是等效的。但实际上，地平面具有比电源平面更好的交流阻抗，信号优选地平面作为回流平面。但是由于层叠厚度因素的影响，例如信号和电源层间介质厚度小于与地之间的介质厚度，第二种层叠中跨分割的信号同样在电源分隔处存在信号回流不完整的问题。

Q4：若干PCB组成系统，各板之间的地线应如何连接？ 

A4：各个PCB板子相互连接之间的信号或电源在动作时，例如A板子有电源或信号送到B板子，一定会有等量的电流从地层流回到A板子 (此为Kirchoff current law)。这地层上的电流会找阻抗最小的地方流回去。所以，在各个不管是电源或信号相互连接的接口处，分配给地层的管脚数不能太少，以降低阻抗，这样可以降低地层上的噪声。另外，也可以分析整个电流环路，尤其是电流较大的部分，调整地层或地线的接法，来控制电流的走法(例如，在某处制造低阻抗，让大部分的电流从这个地方走)，降低对其它较敏感信号的影响。

Q5：PCB设计中如何解决高速布线与EMI的冲突？ 

A5：因EMI所加的电阻电容或ferrite bead， 不能造成信号的一些电气特性不符合规范。 所以， 最好先用安排走线和PCB叠层的技巧来解决或减少EMI的问题， 如高速信号走内层。 最后才用电阻电容或ferrite bead的方式， 以降低对信号的伤害。

Q6：PCB设计中，如何避免串扰？ 

A6：变化的信号（例如阶跃信号）沿传输线由A到B传播，传输线C-D上会产生耦合信号，变化的信号一旦结束也就是信号恢复到稳定的直流电平时，耦合信号也就不存在了，因此串扰仅发生在信号跳变的过程当中，并且信号沿的变化（转换率）越快，产生的串扰也就越大。空间中耦合的电磁场可以提取为无数耦合电容和耦合电感的集合，其中由耦合电容产生的串扰信号在受害网络上可以分成前向串扰和反向串扰Sc，这个两个信号极性相同；由耦合电感产生的串扰信号也分成前向串扰和反向串扰SL，这两个信号极性相反。耦合电感电容产生的前向串扰和反向串扰同时存在，并且大小几乎相等，这样，在受害网络上的前向串扰信号由于极性相反，相互抵消，反向串扰极性相同，叠加增强。串扰分析的模式通常包括默认模式，三态模式和最坏情况模式分析。默认模式类似我们实际对串扰测试的方式，即侵害网络驱动器由翻转信号驱动，受害网络驱动器保持初始状态（高电平或低电平），然后计算串扰值。这种方式对于单向信号的串扰分析比较有效。三态模式是指侵害网络驱动器由翻转信号驱动，受害的网络的三态终端置为高阻状态，来检测串扰大小。这种方式对双向或复杂拓朴网络比较有效。最坏情况分析是指将受害网络的驱动器保持初始状态，仿真器计算所有默认侵害网络对每一个受害网络的串扰的总和。这种方式一般只对个别关键网络进行分析，因为要计算的组合太多，仿真速度比较慢。

Q7：在电路板尺寸固定的情况下，如果设计中需要容纳更多的功能，就往往需要提高PCB的走线密度，但是这样有可能导致走线的相互干扰增强，同时走线过细也使阻抗无法降低，请介绍在高速（>100MHz）高密度PCB设计中的技巧？

A7：在设计高速高密度PCB时，串扰(crosstalk interference)确实是要特别注意的，因为它对时序(timing)与信号完整性(signal integrity)有很大的影响。以下提供几个注意的地方： 

1.控制走线特性阻抗的连续与匹配。 

2.走线间距的大小。一般常看到的间距为两倍线宽。可以透过仿真来知道走线间距对时序及信号完整性的影响，找出可容忍的最小间距。不同芯片信号的结果可能不同。 

3.选择适当的端接方式。 

4.避免上下相邻两层的走线方向相同，甚至有走线正好上下重迭在一起，因为这种串扰比同层相邻走线的情形还大。 

5.利用盲埋孔(blind/buried via)来增加走线面积。但是PCB板的制作成本会增加。 在实际执行时确实很难达到完全平行与等长，不过还是要尽量做到。 

除此以外，可以预留差分端接和共模端接，以缓和对时序与信号完整性的影响。

Q8：设计屏蔽机箱时，根据哪些因素选择屏蔽材料？ 

A8：从电磁屏蔽的角度考虑，主要要考虑所屏蔽的电场波的种类。对于电场波、平面波或频率较高 

的磁场波，一般金属都可以满足要求，对于低频磁场波，要使用导磁率较高的材料。

Q9：机箱的屏蔽效能除了受屏蔽材料的影响以外，还受什么因素的影响？ 

A9：受两个因素的影响，一是机箱上的导电不连续点，例如孔洞、缝隙等；另一个是穿过屏蔽箱的导线，如信号电缆、电源线等。

Q10：屏蔽磁场辐射源时要注意什么问题？ 

A10：由于磁场波的波阻抗很低，因此反射损耗很小，而主要靠吸收损耗达到屏蔽的目的。因此要选 

择导磁率较高的屏蔽材料。另外，在做结构设计时，要使屏蔽层尽量远离辐射源（以增加反射损耗）， 

尽量避免孔洞、缝隙等靠近辐射源。

解决EMC设计实战难题

Q11：设计的DCDC电路，电感在工作的时候会叫，有噪音，但是电路工作正常，也不发热，这种情况会不会影响可靠性，电感的选择是不是有问题？

A11：发生噪音现象的原因是电磁干扰，说明电感漏磁出来与其他线路结合起来形成了噪声，刚好是在这个频率，这种情况可以选择不同形式的电感来解决。比如电感是由下往上绕的，没有磁屏蔽的结构，则可以选择横向的，来解决这个问题。

Q12：某个手持测试产品，可以电池供电，同时也可以采取外置适配器供电方式。适配器单独带负载辐射发射（RE）测试可以通过，手持产品在电池供电情况下辐射发射（RE）也可以通过，并且余量都比较大，但是在带外置适配器的情况下，却在160M频率左右超标较多，不能通过认证。是何原因？怎么定位干扰源？耦合途径？定位清楚如何解决？ A12：本身这个问题干扰源有两个可能，适配器的开关频率，手持测试产品本身的晶振以及内部的开关电源频率。单独测试没有超标，搭配测试超标说明耦合途径是产品的电源电缆。 

定位时可以有多个办法： 

1、在电源输出线缆（也就是产品电源输入线）的两端分别加磁环试验，如果靠近适配器相对下降比较大，说明是适配器导致，否则原因就是由手持产品内部干扰源导致； 

2、在手持产品的电源输入接口共模电感采取频谱仪测试看那一端干扰幅度大，如果是共模电感里侧的干扰大，则说明是手持产品的干扰； 

3、如果怀疑外部适配器，干脆直接替换测试，如果没有这个频点，就说明是适配器问题。 

通过上面方法定位后发现，确实是电源适配器问题。尽管开关电源频率只有KHZ级别，但往往干扰能够到几十、几百MHZ，同时电源适配器负载不同，空间辐射发射的测试结果也会不一样。

Q13：在设计一款手机充电器用高频变压器时，在频率0.3M~3M遇到EMC超标问题(在输入240v,输出500mA的情况下),是否有改善对策降低EMC干扰？现状为12dB,要改善至4dB以下)，具体情况如下：

(1)使用EF12.6 CORE 

(2)绕组结构如下 

NP (输入)   210TS  0.1mm(wire)   密卷   感值:4.56mH±12% 

sld (屏蔽)   22TS   0.2mm(wire)   满一层 

NS (输出)   12TS   0.3mm(三层绝缘线)  密卷 

NB (反馈)   3TS    0.1mm(wire)      中间密绕 

(3)磁芯使用金具接地

A13：此案子如果加一个Y电容就可解决上述EMC问题,但是考虑到成本问题，也可以从改变变压器绕线方式的角度来解决，在现有的基础上将初级改为“Z”形绕法（“Z”形绕法就是在绕初级时，绕好一层后，包一层胶带，并将第二层的起头线，即第一层绕线的收尾端，重新放回到第一层绕线的起头的一侧，如此重复绕线即可），进一步减小分布电容。 

【请保留版权，谢谢！】文章出自电子元件技术网。