计算机组成第五章习题

5.4.1   同步测试习题

一、填空题

1.在多级存储体系中，Cache的主要功能是_________，虚拟存储器的主要功能是___________。

2.SRAM靠_________存储信息，DRAM靠_______存储信息。________存储器需要定时刷新。

3.动态半导体存储器的刷新一般有________、__________和__________。

4.一个512KB的存储器，其地址和数据线的总和是________。

5.若RAM芯片内有1024个单元，用单译码方式，地址译码器有_______条输出线；用双译码方式，地址译码器有________条输出线。

6.高速缓冲存储器中保存的信息是主存信息的__________。

二、选择题

1.在磁盘和磁带这两种磁介质存储器中，存取时间与存储单元的物理位置有关，按存储方式分_____。

A．二者都是顺序存取                               B. 二者都是直接存取

C.  磁盘是直接存取，磁带是顺序存取                 D.  磁带是直接存取，磁盘的顺序存取

2.存储器进行一次完整的读写操作所需的全部时间称为（）

A.存取时间

B.存取周期

C.CPU周期

D.机器周期

3.以下哪种类型的存储器速度最快（）

A.DRAM

B.ROM

C.EPROM

D.SRAM

4.下述说法中正确的是（）

A．半导体RAM信息可读可写，且断电后仍能保持记忆

B．动态RAM的易失性RAM，而静态RAM中的存储信息是不易失的

C．半导体RAM是易失RAM，但只要电源不断电，所存信息是不丢失的

D．半导体RAM是非易失性的RAM

5．动态RAM的刷新是以（）

A．存储单位

B．行

C．列

D．存储位

6.SRAM芯片，其容量为1024×8，除电源和接地端外，该芯片最少引出线数位（）

A．16

B．17

C．20

D．21

7.存储器容量为32K×16，则（）

A．地址线为16根，数据线为32根

B．地址线为32根，数据线为16根

C．地址线为15根，数据线为16根

D．地址线为16根，数据线为15根

8.某计算机字长为32位，存储器容量为4MB，若按字编址，其寻址范围是0到（）

A．220-1

B．221-1

C．223-1

D．224-1

9.下述说法正确的是（）

A．EPROM是可改写的，因而也是随机存储器的一种

B．EPROM是可改写的，但它不能用作为随机存储器用

C．EPROM只能改写一次，故不能作为随机存储器用

D．EPROM是只能改写一次的只读存储器

10.通常计算机的主存储器可采用（）

A．RAM和ROM

B．ROM

C．RAM

D．RAM或ROM

11.存储器采用部分译码法片选时（）

A．不需要地址译码器

B．不能充分利用存储器空间

C．会产生地址重叠

D．CPU的地址线全参与译码

12.在主存和CPU之间增加高速缓冲存储器的目的是（）

A．解决CPU和主存之间的速度匹配问题

B．扩大主存容量

C．扩大CPU通用寄存器的数目

D．即扩大主存容量又扩大CPU中通过寄存器的数量

13.在程序的执行过程中，Cache与主存的地址映射是由（）

A．操作系统来管理的

B．程序员调度的

C．由硬件自动完成的

D．由软、硬件共同完成的

14.采用虚拟存储器的目的（）

A．提高主存的速度

B．扩大辅存的存取空间

C．扩大主存的存取空间

D．扩大存储器的寻址空间

15.常用的虚拟存储器寻址系统由（）两级

A．主存—辅存

B．Cache—主存

C．Cache—辅存

D．控件—主存

三、判断题

1.存取周期是指启动一次存储器操作到完成该操作所需的时间。

2.CPU访问存储器的时间是由存储体的容量决定的，存储容量越大，访问存储器所需时间就越长。访问存储器所需时间就越长。

3．随机存储器需要定时地进行刷新。

4．因为动态存储器是破坏性读出，所以必须不断地刷新。

5．断电后，RAM中的数据不会丢失。

6．动态RAM的异步刷新方式没有读写死区。

7．断电后，EEPROM中的数据不会丢失。

8．一般情况下，ROM和RAM在存储体中是统一编址的。

9．用户编程的地址称为虚地址，通常虚地址的范围要比实地址大得多。

四、简答题

1．说明SRAM的组成结构，与SRAM相比，DRAM在电路组成上有什么不同之处？

2．DRAM存储器为什么要刷新？采用何种方式刷新？

3．存储器系统的层次结构可以解决什么问题？实现存储器层次结构的先决条是什么？用什么来度量?

五、分析题

1．某计算机系统字长32位，主存以字节编址，试画了存储器字地址和字节地址的分配情况示意图。

2．有一个16K×16的存储器，由1K×4的DRAM芯片（内部结构为×）构成，问：

（1）采用异步刷新方式，如最大刷新间隔为2ms，则相邻两行之间的刷新间隔是多少？

（2）如采用集中刷新方式，存储器刷新一遍最少用多少个刷新周期为0.5us,死区占多少时间？死时间率为多少？

3．某存储器容量为4KB，其中：ROM 2KB，选用EPROM 2K×8；RAM 2K×8；RAM 2KM，选用RAM 1K×8；地址线A15～ A0。写出全部片选信号的逻辑式。

4.要求用128K×16的SRAM芯片组成512K×16的随机存储器，用K×16的EPROM芯片组成128K×16的只读存储器。试问：

（1）数据寄存器多少位？

（2）地址寄存器多少位？

（3）两种芯片各需多少片？

（4）若EPROM的地址从00000H开始，RAM的地址从60000H开始，写出各芯片的地址分配情况。

六、设计题

1.某机CPU可提供16条地址线，数据线，1条控制线（R/）， R/=1表示读，R/=0表示写。现用存储器容量为8KB。拟采用2K×4的芯片。

（1）画出CPU与RAM之间的连接图（译码器自定）。

（2）说明该RAM的地址范围。

2.某机CPU可寻址的最大存储空间为KB，存储器按字节编址，CPU的数据总线宽度为8位，可提供一个控制器信号为。目前系统中使用的存储器容量为8KB，其中：4KB为ROM。拟采用容量为2K  8的ROM芯片，其地址范围为0000H 0FFFH。

 (1) 需RAM和ROM芯片各多少片？

（2）画出CPU与存储器之间的连接图（译码器自定）

3．某机CPU可输出数据线（D7~D0），地址线20条（A19~A0），控制线1条（）。目前使用的存储空间为48KB，其中：16KB为ROM，拟用8K×8位的ROM芯片；32KB为RAM，拟用16K×4的RAM芯片。

（1）需要两种芯片各多少片？

（2）画出CPU与存储器之间的连线图（译码器自定）。

（3）写出ROM和RAM的地址范围。

4.某微机的寻址范围为KB，其存储器选择器信号为M，接有8片8KB的存储器，试回答下列问题：

（1）画出选片译码逻辑图

（2）写出每片RAM的寻址范围

(3)如果运行时发现不论往哪片存储器存放8KB数据，以A000H起始地址的存储芯片都有相同的数据，分析故障原因。

（4）若发现译码器中的地址线A13与CPU断线，并搭接到高电平的故障，问后果如何？

5.设CPU有16根地址线，8根数据线，并用作访存控制信号，用R/作为读写命令信号。自选各类存储芯片，画出CPU与存储芯片的连接图。

要求：

（1）最大8KB地址是系统程序区，与其相邻的8KB地址是系统程序工作区，最小16KB地址是用户程序区。

（2）写出每片存储芯片的类型及地址范围（用十六进制表示）

（3）用一个3-8译码器或其他门电路（门电路自定）详细画出存储芯片的选片逻辑

6.利用2716（2K×8）、2114（1K×4）和8205（或74LS138）等集成电路为8位微机设计一个容量为4KB ROM、2KB RAM的存储子系统（ROM安排在主存的低端，RAM紧靠ROM）。要求写出设计步骤。

7.某半导体存储器容量9K×8，其中ROM区4K×8，可选EPROM芯片2K×8/片。RAM区5K×8，可选SRAM芯片2K×4/片，1K×4/片，地址总线A15~A0（低），数据总线D7~D0(低)。R/W控制读、写。若有控制信号。要求：

（1）设计并画出该存储器逻辑图

（2）注明地址分配与片选逻辑式及片选信号极好性

8.通常主存储器由RAM和ROM组成，试用图5-16所示的两种芯片（2732和62）设计一个8位微机系统的主存储器，要求：系统程序区8KB，从0000H地址开始；用户程序区40KB，从4000H地址开始。请指出每种芯片各需要多少块？写出各芯片的地址分配，画出该存储器的逻辑框图（注意地址线、数据线和控制线的连接）。

提示：首先根据芯片的管脚图确定出每个芯片的类型（RAM或ROM）和芯片的容量。

答案