数字逻辑实验指导书(multisim)

一、实验目的

1、掌握Multisim软件的使用方法。

2、掌握集成逻辑门的逻辑功能。

3、掌握集成与非门的测试方法。

二、实验原理

TTL集成电路的输入端和输出端均为三极管结构，所以称作三极管、三极管逻辑电路（Transistor -Transistor Logic ）简称TTL电路。54 系列的TTL电路和74 系列的TTL电路具有完全相同的电路结构和电气性能参数。所不同的是54 系列比74 系列的工作温度范围更宽，电源允许的范围也更大。74 系列的工作环境温度规定为0—700C，电源电压工作范围为5V±5%V，而54 系列工作环境温度规定为-55—±1250C，电源电压工作范围为5V±10%V。

54H 与74H,54S 与74S 以及54LS 与74LS 系列的区别也仅在于工作环境温度与电源电压工作范围不同，就像54 系列和74 系列的区别那样。在不同系列的TTL 器件中，只要器件型号的后几位数码一样，则它们的逻辑功能、外形尺寸、引脚排列就完全相同。

TTL 集成电路由于工作速度高、输出幅度较大、种类多、不易损坏而使用较广，特别对我们进行实验论证，选用TTL 电路比较合适。因此，本实训教材大多采用74LS(或74)系列TTL 集成电路，它的电源电压工作范围为5V±5%V，逻辑高电平为“1”时≥2.4V，低电平为“0”时≤0.4V。

它们的逻辑表达式分别为：

图1.1 分别是本次实验所用基本逻辑门电路的逻辑符号图。

图1.1 TTL 基本逻辑门电路

与门的逻辑功能为“有0 则0，全1 则1”；或门的逻辑功能为“有1则1，全0 则0”；非门的逻辑功能为输出与输入相反；与非门的逻辑功能为“有0 则1，全1 则0”；或非门的逻辑功能为“有1 则0，全0 则1”；异或门的逻辑功能为“不同则1，相同则0”。

三、实验设备

1、硬件：计算机

2、软件：Multisim

四、实验内容及实验步骤

1、基本集成门逻辑电路测试

（1）测试与门逻辑功能

74LS08是四个2输入端与门集成电路（见附录1），请按下图搭建电路，再检测与门的逻辑功能，结果填入下表中。

74LS32是四个2输入端或门集成电路（见附录1），请按下图搭建电路，再检测或门的逻辑功能，结果填入下表中。

74HC04是6个单输入非门集成电路（见附录1），请按下图搭建电路，再检测非门的逻辑功能，结果填入下表中。

74LS00是四个2输入端与非门集成电路（见附录1），请按下图搭建电路，再检测与非门的逻辑功能，结果填入下表中。

74LS02是四个2输入端或非门集成电路（见附录1），请按下图搭建电路，再检测或非门的逻辑功能，结果填入下表中。

74LS86是四个2输入端异或门集成电路，请按下图搭建电路，再检测异或门的逻辑功能，结果填入下表中。

74LS266是四个2输入端同或门集成电路，请按下图搭建电路，再检测同或门的逻辑功能，结果填入下表中。

⑴组成与门电路

将74LS00中任意两个与非门组成如下图所示的与门电路，输入端接逻辑电平开关，输出端接指示灯LED，拨动逻辑开关，观察指示灯LED的亮与灭，测试其逻辑功能，结果填入下表中。

将74LS00中任选三个与非门组成如下图所示的或门电路，输入端接逻辑电平开关，输出端接指示灯LED，拨动逻辑开关，观察指示灯LED的亮与灭，测试其逻辑功能，结果填入下表中。

将74LS00中的与非门按照下图所示的电路连线，输入端接逻辑电平开关，输出端接指示灯LED，拨动逻辑开关，观察指示灯LED的亮与灭，测试其逻辑功能，结果填入下表中。

请用或非门实现其他逻辑门电路，如与门、或门、非门、异或、同或。

实验二  组合逻辑电路分析与设计

一、实验目的

1、掌握Multisim软件对组合逻辑电路分析与设计的方法。

2、掌握利用集成逻辑门构建组合逻辑电路的设计过程。

3、掌握组合逻辑电路的分析方法。

二、实验原理

全加全减器是一个实现一位全加和全减功能的组合逻辑电路，通过模式变量M来控制全加/全减算术运算。本实验可以使用74LS00，74LS86芯片来实现。Ai和Bi分别表示二进制数A与B的第i位，Ci表示Ai-1和Bi-1位全加时产生的进位，Ci+1表示第Ai和Bi位全加时产生的进位，Si为Ai和Bi的和或差，M=0表示全加功能，M=1表示全减功能，具体真值表为：

Si=Ai⊕Bi⊕Ci

Ci+1=BiCi+(Ci+Bi)(M⊕Ai)=

三、实验设备

1、硬件：计算机

2、软件：Multisim

四、实验内容及实验步骤

1、根据实验原理构建全加全减器功能电路并测试逻辑功能。

2、利用逻辑分析仪测试第1步电路的功能及函数表达式。

说明：上面的第一个图是测试Ci+1，下面的图是测试S的，要求分析出真值表及相应函数表达式及最简函数表达式。

3、利用设计全加全减器功能电路并测试逻辑功能。

4、利用逻辑分析仪测试第3步电路的功能。（参考设计图略）

五、思考题

1、设X=AB，请用与非门实现Y=X3的组合逻辑电路。

2、设计一个血型配对指示器。输血时供血者和受血者的血型配对情况如图所示，即（1）同一血型之间可以相互输血；（2）AB型受血者可以接受任何血型的输出；（3）O型输血者可以给任何血型的受血者输血。要求当受血者血型与供血者血型符合要求时绿指示灯亮，否则红指示灯亮。

实验三  血型关系检测电路的设计

一、实验目的

1.掌握组合逻辑电路的设计和测试方法。

2.学习选择和使用集成逻辑器件。

3.练习使用Multisim中的逻辑转换器。

二、实验类型

设计型实验

三、预习要求

1. 复习组合逻辑电路的分析与设计方法。

2. 复习常用的组合逻辑器件的逻辑功能。

3. 画好实验电路的接线图，自拟实验步骤。

四、实验原理

组合逻辑电路的设计是指根据给出的实际逻辑问题，求出实现这一逻辑关系的最简逻辑电路。

需要指出的是，这里所说的“最简”，在使用不同器件进行设计时有不同的含义。对于小规模集成电路（SSI）为组件的设计，最简标准是使用的门最少，且门的输入端数最少；而对于以中规模集成电路（MSI）为组件的设计，则是以所用集成芯片个数最少、品种最少以及连线最少作为最简的标准。设计步骤如下：

1.根据设计任务，建立数字电路的模型，可以是真值表、卡诺图，也可以直接写出逻辑表达式。

2.跟据真值表或表达式填写卡诺图，进行化简。化简的原则和最简函数的形式与使用的器件关系密切。如欲使用与非门实现电路，应化简成与或式；如欲使用或非门实现电路则化简成或与式。

3.根据化简结果画出逻辑电路图。

4.根据逻辑电路图搭接电路。

5.测试并验证所设计的电路。

五、实验仪器

装有Multisim 软件的计算机一台

六、实验内容与要求

人类的血型有4种：A、B、AB、O型。在输血时，输血者和受血者的血型必须符合如图2.2.1所示的关系，即O型血可以输给任何血型的人，但O型血的人只能接受O型血；AB型血的人只能输给AB型血的人，但AB型血的人可以 接受所有血型的人；A型血的人可以输血给A型和AB型血的人，而A型血的人能接受A型和O型血；B型血的人可以输血给B型和AB型血的人，而B型血的人能接受B型和O型血。

图2.2.1  输血关系图

要求用与非门设计一个电路，用于判断输血者和受血者的血型是否符合输血条件，如果能够输血，则绿色指示灯亮（实验中用绿色探针代替）：如果血型不合，则红色指示灯亮，并且发出警告声音（实验中用蜂鸣器代替）。

七、注意事项

1. 输血者有4种情况，可用两位代码区分，同样受血者血型也可以用两位代码表示，这样整个电路的输入有四个变量，输出两个变量，分别表示能或不能。

2. 也可以用4个开关模拟A、B、AB、O 血型，（输血者和受血者共需要8个开关）对受血者和输血者的血型通过编码电路分别进行编码，之后根据要求设计血型检测电路。

八、实验报告

1.说明设计过程，画出各逻辑电路图。

2.记录实验数据，总结实验心得。

九、思考题

1.SSI为组件的设计方法与MSI为组件的设计方法有哪些区别，及其各自的优缺点。

2.不限定用于非门，还有哪些方法可以实现血型关系检测？

实验四  同步时序逻辑电路分析与设计

一、实验目的

1、掌握基本触发器的逻辑功能。

2、掌握集成触发器的功能和使用方法。

3、掌握同步时序逻辑电路的设计与分析的方法。

二、实验原理

触发器是能够存储1位二进制码的逻辑电路，它有两个互补输出端，其输出状态不仅与输入有关，而且还与原先的输出状态有关。触发器有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本逻辑单元。

1、JK触发器

在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。引脚逻辑图如图4-2所示：                 

图4-2  JK触发器的引脚逻辑图

JK触发器的状态方程为：

其中，J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。和为两个互补输出端。通常把=0、=1的状态定为触发器“0”状态；而把=1，=0定为“1”状态。JK触发器常被用作缓冲存储器，移位寄存器和计数器。

2、集成计数器

计数器是数字系统中用的较多的基本逻辑器件，它的基本功能是统计时钟脉冲的个数，即实现计数操作，它也可用与分频、定时、产生节拍脉冲和脉冲序列等。例如，计算机中的时序发生器、分频器、指令计数器等都要使用计数器。

计数器的种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，可分为同步计数器和异步计数器；按进位的不同，可分为二进制计数器、十进制计数器和任意进制计数器；按计数过程中数字增减趋势的不同，可分为加法计数器、减法计数器和可逆计数器；还有可预置数等等。

三、实验设备与器件

1、硬件：计算机

2、软件：Multisim

四、实验内容及实验步骤

1、验证 JK 触发器逻辑功能分析

将 74LS112 的、、J  和 K 连接到逻辑开关，Q 和 Q 端分别接逻辑电平显示端口，CP 接单次脉冲，接通电源，按照表中的要求，改变、、J、K 和 CP 的状态。在 CP 从 1 到 0 跳变时，观察输出端Q n+1 的状态，并将测试结果填入表。

2、采用JK触发器的模4可逆计数器的设计与分析

模4计数器要求在X输入为0时，按照自加1递增计数，当X输入为1时，按照自减1递减计数，按照同步时序逻辑电路设计方法和步骤完成电路设计，并分析电路功能。

1、请用D触发器（74LS74）实现以上模4可逆计数器功能。

2、请用JK触发器实现011序列检测器的功能，输入序列如101011100110

实验五  计数、译码和显示电路

一、实验目的

1.了解用JK触发器组成的同步五进制计数器的工作原理。

2.观察译码显示电路的工作情况。

3.进一步熟悉基本元器件的选取和电路的连接方法。

4.学会直流电源、时钟脉冲源的使用方法。

5.学习Multisim中函数信号发生器、示波器、逻辑分析仪等虚拟仪器的使用方法。

6.学习Multisim中指示灯、有译码的七段显示器等显示器件的使用方法。

二、实验类型

本实验为验证型实验。

三、预习要求

1. 分析图2.3.1所示同步五进制计数器的工作原理，画出其工作波形图（包括CP、Q0、Q1、Q2、的波形）

2. 自拟进行实验的步骤。

3. 复习数码管的工作原理（参见第一部分数字电路实物实验——实验一）。

四、实验原理

图2.3.1是用JK触发器组成的同步五进制计数器的逻辑图。

图2.3.1  用JK触发器组成的同步五进制计数器

五、实验仪器

装有Multisim 2001软件的计算机一台

六、实验内容与要求

1.在Multisim中按图2.3.1连接电路，仿真并观察五进制计数器的工作情况。

（1）将计数器清零，使Q0=Q1=Q2=0。

（2）将计数器的CP端接单脉冲，用发光探头显示各触发器Q端的状态，检验计数器的工作情况是否正确？

（3）在CP端加一定频率的时钟脉冲，以CP为参考量，用虚拟示波器观察Q0、Q1、Q2的波形，检验波形是否正常。

2.观察译码显示电路的工作情况。

  将计数器的CP端接单脉冲输出端，计数器的Q0、Q1、Q2分别接到数码显示的1、2、3处，4悬空。观察是否与发光探头显示的二进制数一致。

七、注意事项

JK触发器的输出端不能接+5V或地，否则导致无法仿真，在实际电路中导致器件损坏。

八、实验报告

1.分析该时序逻辑电路的功能。

2.记录实验数据，列出真值表，画出输出波形。

3.总结实验心得。

九、思考题

1.如何用D触发器组成同步N进制计数器？

  2.如何用数字信号发生器或函数信号发生器产生CP脉冲信号？

实验六  异步时序逻辑电路分析与设计

一、实验目的

1、进一步掌握基本触发器的逻辑功能。

2、进一步掌握集成触发器的功能和使用方法。

3、掌握异步时序逻辑电路的设计与分析的方法。

二、实验原理

触发器是能够存储1位二进制码的逻辑电路，它有两个互补输出端，其输出状态不仅与输入有关，而且还与原先的输出状态有关。触发器有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本逻辑单元。

1、JK触发器

在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。引脚逻辑图如图4-2所示：                 

图4-2  JK触发器的引脚逻辑图

JK触发器的状态方程为：

其中，J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。和为两个互补输出端。通常把=0、=1的状态定为触发器“0”状态；而把=1，=0定为“1”状态。JK触发器常被用作缓冲存储器，移位寄存器和计数器。

2、集成计数器

计数器是数字系统中用的较多的基本逻辑器件，它的基本功能是统计时钟脉冲的个数，即实现计数操作，它也可用与分频、定时、产生节拍脉冲和脉冲序列等。例如，计算机中的时序发生器、分频器、指令计数器等都要使用计数器。

计数器的种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，可分为同步计数器和异步计数器；按进位的不同，可分为二进制计数器、十进制计数器和任意进制计数器；按计数过程中数字增减趋势的不同，可分为加法计数器、减法计数器和可逆计数器；还有可预置数等等。

三、实验设备与器件

1、硬件：计算机

2、软件：Multisim

四、实验内容及实验步骤

1、验证 JK 触发器逻辑功能分析

将 74LS112 的、、J  和 K 连接到逻辑开关，Q 和 Q 端分别接逻辑电平显示端口，CP 接单次脉冲，接通电源，按照表中的要求，改变、、J、K 和 CP 的状态。在 CP 从 1 到 0 跳变时，观察输出端Q n+1 的状态，并将测试结果填入表。

2、采用JK触发器的模4计数器的设计与分析

模4计数器要求在X输入为0时，按照自加1递增计数，当X输入为1时，按照自减1递减计数，按照同步时序逻辑电路设计方法和步骤完成电路设计，并分析电路功能。

1、请用D触发器（74LS74）实现以上模4计数器功能。

2、请用JK触发器实现011序列检测器的功能，输入序列如101011100110

实验七  脉冲边沿检测电路的分析与设计

一、实验目的

1.熟悉基本RS触发器的功能。

2.熟悉TTL集成JK触发器74LS73和集成或非门74LS02的使用方法。

3.掌握一种检测脉冲第一个边沿跳变方向的方法。

4.掌握多谐振荡器的设计方法。

二、实验类型

验证型、设计型实验

三、预习要求

以下工作在进行实验前必须完成：

1．分析图2.4.1所示电路的工作原理，将结果填人表2.4.1，待实验时验证。

 表2.4.1  第一个脉冲为上升沿时的情况

四、实验原理

电路原理图如图2.4.1所示。电路主要由两个JK触发器和由或非门组成的基本RS触发器组成。两个从触发器受相位相反的时钟脉冲控制，而且J、K与相连接，为0时，J＝K＝0，输出保持原状态；为1时，J＝K＝1，在时钟脉冲下降沿到来时，触发器的输出状态翻转。从而控制基本RS触发器，使两只LED中有一只发光，表示时钟脉冲的方向是上升沿（或下降沿）。具体的过程如下：

图2.4.1  捕捉和显示脉冲第一个边沿方向的检测器电路原理

 ＝1，或非门两个输出端皆为低电平，即A=0， B＝0，两只LED截止。

 1a不触发，A＝0，LED1暗；而IC1b的输出翻转，＝0，使G2输出高电平，即 B＝1，LED2亮。不管下一次输入脉冲如何转换，因IC1b的J、K均为0，输出不会翻转，= 0，LED2继续亮。因B点为高电平，所以无论是什么状态，A点都为低电平，LED1不亮。若输入的第一次跳变是下降沿，则过程相反，LED1亮，LED2暗。

74LS73双JK触发器和 74LS02四2输入或非门的引脚图参见附录。

五、实验仪器

装有Multisim 2001软件的计算机一台

所用部分元器件清单

    IC1             74LS73      双JK触发器

    IC2             74LS02      四-2输入或非门

    IC3             74LS00      四-2输入与非门

 、RΩ 碳膜电阻器

    R3              10kΩ  碳膜电阻器

 、RΩ 碳膜电阻器

LED1、L红、绿发光二极管

C自定义 虚拟电容

六、实验内容与要求

1．在Multisim中画出检测器电路原理图，并对其进行仿真。

2．接通复位开关S，检查触发器是否清零。

3．用74LS00四2输入与非门设计一个单脉冲产生电路，用示波器监视脉冲变化方向，验证检测器电路的效果。

4．按照所设计的10ms多谐振荡器作脉冲源，随机产生一串脉冲，输入检测器，观察LED的指示结果。

七、注意事项

设计一个周期约为10ms的多谐振荡器，为本检测器提供时钟脉冲，需先计算相关参数。选择合适元件。

八、实验报告

1.分析该电路的逻辑功能。

2.说明设计过程，画出逻辑电路图。

3.记录实验数据，列出真值表，画出输出波形。

4.总结实验心得。

九、思考题

还有哪些方法可以实现检测脉冲第一个边沿跳变方向？