基于+ARM+的移相全桥+DC-DC+变换电路软开关的研究

硕士学位论文

基于ARM的移相全桥DC-DC变换电

路软开关的研究

学位申请人：袁野

学科专业：控制理论与控制工程

指导教师：程善美教授

答辩日期：2012年2月10日A Thesis Submitted in Partial Fulfillment of the Requirements for the

Degree of Master of Engineering

Research on Soft Switch of Phase-Shifted Full Bridge DC-DC Converter Based on ARM

Candidate : Yuan Ye

Major : Control Theory and Control Engineering

Supervisor : Prof. Cheng Shanmei

Huazhong University of Science & Technology

Wuhan 430074, P. R. China

Feb., 2012独创性声明

本人声明所呈交的学位论文是我个人在导师的指导下进行的研究工作及取得的研究成果。尽我所知，除文中已标明引用的内容外，本论文不包含任何其他人或集体已经发表或撰写过的研究成果。对本文的研究做出贡献的个人和集体，均已在文中以明确方式标明。本人完全意识到本声明的法律结果由本人承担。

学位论文作者签名：

日期：年月日

学位论文版权使用授权书

本学位论文作者完全了解学校有关保留、使用学位论文的规定，即：学校有权保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授权华中科技大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。

保密□，在______年解密后适用本授权数。

本论文属于

不保密□。

(请在以上方框内打“√”)

学位论文作者签名：指导教师签名：

日期：年月日日期：年月日华 中 科 技 大 学 硕 士 学 位 论 文

摘要

随着电力电子技术的发展，开关电源越来越趋向于高频化。这是因为开关频率低时，其低次谐波离基波更近，使得滤波电感的体积和重量更大，因而高频化具有多方面的优点：如提高功率密度、降低噪音、减少材料的体积和重量等。但是功率器件的开关损耗又与开关频率成正比，开关频率越高就导致整机效率越低，这是高频化的缺点之一，为解决这一问题人们提出了软开关技术。

移相全桥DC-DC变换器利用变压器漏感或者外加谐振电感与开关管结电容或者并联谐振电容实现功率器件的零压开通，大大降低功率器件的开关损耗。移相全桥DC-DC变换器的工作频率高，控制简单，可靠性高，已经成为目前大功率高频开关电源最常用的拓扑结构。

论文分析了基本的移相全桥DC-DC变换电路的工作原理，研究了移相全桥DC-DC变换电路滞后臂实现软开关的三个必要条件。针对移相全桥DC-DC变换电路的缺陷，给出了两种改进的移相全桥DC-DC变换电路，分别为在滞后臂并联有源缓冲电路和在逆变输出端串联饱和电感的方案。结合实际应用要求，设计了移相全桥DC-DC变换电路谐振元件和饱和电感的参数，基于Matlab/Simulink建立了移相全桥DC-DC变换电路控制系统的仿真模型，在仿真中采用了一种电感并联开关的方案代替饱和电感，并进行了仿真研究，验证了移相全桥DC-DC变换电路参数计算的正确性。

基于意法半导体的ARM芯片STM32F103设计了移相全桥DC-DC变换电路的硬件控制电路和软件系统，构成一个双闭环数字控制系统，给出了基于STM32F103的移相全桥DC-DC变换电路的实现方案。实验结果证明了电路参数设计的合理性，实现了软开关，从而验证了方案的正确性。

关键词：软开关，移相全桥DC-DC变换电路，饱和电感，STM32F103，数字控制系统华 中 科 技 大 学 硕 士 学 位 论 文

Abstract

With the development of power electronic technology, switching power supply tend to be more and more high frequency. When switching frequence is low, its low frequency harmonics are closer to fundamental wave, it brings much bigger and much heavyer filter inductor. So high frequency can increase power density, reduce noise, material and weight. But the switching loss of power device is proportional to the switching frequency, in order to solve this problem, people put forward the technology of soft switch.

Phase-shifted full bridge DC-DC converter uses the leakage inductance of the transformer or additional resonant inductor and switch tubes’ junction capacitanceor or parallel resonant capacitor to implement Zero voltage switching, it greatly reduces the switching loss of power device. Phase-shifted full bridge DC-DC converter has the advantages of high working frequency, simple control and high reliability, so it has become the most commonly used in high power and high frequency switching power supply circuit topology.

Thesis analyzes general phase-shifted full bridge DC-DC converter's working principle, and researches three necessary conditions about the phase-shifted full bridge DC-DC converter’s lagging arm to realize soft switch. Considering the defects of this circuit, put forward two improved phase-shifted full-bridge DC-DC converter: parallelling active snubber circuit at the lagging arm; and injectting saturable inductor at the output of the circuit’s inverter. Combine with the application, calculates the resonant elements’ and the saturable inductor’s numerical, and simulates the phase-shifted full bridge DC-DC converter based on the Matlab/Simulink, In simulation, paper designs a inductor paralleled with a switch instead of saturable inductor to achieve the simulation of the second improved circuit based on Matlab/Simulink. So verify the correctness of parameters’ calculation.

Design hardware and software of phase-shifted full-bridge DC-DC converter,based on Stmicroelectronics group’s STM32F103, constitutes a double closed loop digital control system. Present the implementation scheme of phase-shifted full-bridge DC-DC converter,based on STM32F103. The experimental results proves the rationality of circuit parameters’ design and realization of soft switch, verifies the feasibility of this scheme.

Keywords: Soft Switch, Phase-Shifted Full Bridge DC-DC Converter, Saturable Inductor, STM32F103, Digital Control System华 中 科 技 大 学 硕 士 学 位 论 文

目录

摘要 (I)

ABSTRACT (II)

1 绪论

1.1 课题来源及意义 (1)

1.2 软开关技术概述 (1)

1.3 移相全桥DC-DC变换器概述 (2)

1.4 STM32F103简介 (7)

1.5 本文的主要内容 (8)

2 移相全桥DC-DC变换器基本原理

2.1 移相全桥DC-DC变换器的拓扑结构及工作过程 (9)

2.2 移相全桥DC-DC变换电路的特点及存在的问题 (18)

2.3 移相全桥DC-DC变换电路实现软开关的条件 (19)

2.4 几种改进的移相全桥DC-DC变换电路 (22)

3 电路参数设计及仿真

3.1 设计条件及主电路参数设计 (28)

3.2 谐振元件参数设计 (29)

3.3 系统结构及仿真结果 (32)

4 基于ARM的控制系统实现

4.1 系统硬件设计 (38)

4.2 数字控制系统的设计及实现 (44)

华 中 科 技 大 学 硕 士 学 位 论 文

5 实验结果 (51)

6 全文总结 (56)

致谢 (58)

参考文献 (59)

附录：作者在攻读硕士学位期间发表的论文 (62)华 中 科 技 大 学 硕 士 学 位 论 文

1绪论

本文研究的主题是基于STM32F103的数字化移相全桥DC-DC变换器的软开关实现。本章节先给出课题的来源以及意义，然后介绍了STM32F103这款CPU，并对软开关技术进行了简要的介绍，在本章节最后给出了本文的主要工作。

1.1课题来源及意义

高频化是电力电子技术的发展方向，这是因为它能够为生产带来多方面的效益：如提高功率密度，降低噪音、材料和重量，为生产的小型轻量化提供了很好的技术保障，高频化已成为现代电力电子技术的特点之一[1][2]。

但是，功率器件的开关损耗又与开关频率成正比，所以开关频率越高，损耗越大，也就导致整机效率下降，这是高频化的缺点之一，为解决这一问题可以研制开关速度更高，开关时间更短的功率器件，而实际上更常用的是改善器件所在电路的开关环境，即常说的软开关技术[3][4]。

在列车供电系统中，需要有120V直流电来给蓄电池充电，同时为车厢内一些照明负载供电，另外还提供列车供电系统的控制电。本文设计的就是一种将列车上电压变化范围很大的直流电(500V~700V)转换为恒定120V直流电的DC-DC变换器。该设备原型为基于TI公司的TMS320F2812的传统直-交-直变换器，为了减小其开关损耗，采用移相全桥的方式来实现软开关技术，另外采用意法半导体公司的价格更便宜，性能更灵活的STM32F103来代替DSP实现数字控制系统。

1.2软开关技术概述

自上个世纪60年代，PWM功率变换技术得到了空前的发展。常规的PWM功率电路的开关器件是工作在硬开关状态，即功率器件是在器件上电压或电流不为零的情况下强迫执行开关动作，这样使得功率器件的开关产生很大的损耗，从而降低了整体的利用率[5]。

为了进一步提高功率器件的工作频率，同时解决硬开关工作状态下开关损耗较大的问题，软开关技术相应而生。简单说来软开关指通过辅助谐振器件或电路来迫使功率器件在开通前电压先降为零，或者关断前电流先降为零，从而消除功率器件开关过程中电流电压重叠的过程，使其损开关耗接近于零，从而使得功率器件开关频率的提华 中 科 技 大 学 硕 士 学 位 论 文

高不再受到开关损耗的。软开关技术的提出有效地降低了功率器件的开关损耗、同时提高其开关频率[6]，软开关技术中较为简单的就是无源无损开关技术，即不附加有源器件，只采用电感、电容和二极管等无源器件构成无损缓冲电路来实现软开关。

软开关技术提出后即引起了电力电子技术领域内的极大兴趣和普遍重视，并随之发展出多种软开关工作方式及各种具体的软开关电路。上世纪80年代初美国Liu,Kwang-Hwa、Lee,Fred C.提出的准谐振变换器是软开关技术的一次飞跃，准谐振变换器的特点是谐振元件参与能量变换的某一阶段，不是全程参与，极大地减少了变换器的开关损耗和开关噪声[7]。由于准谐振变换器不能同时使有源开关和二极管具有软开关的环境，1988年Tabisz,W.A.、Lee,F.C.又提出了多谐振变换器[8]。由于在准谐振变换器和多谐振变换器中，输出电压与开关频率关系很大，使变压器、滤波器的设计更加困难，为此在上世纪90年代初Guichao Hua、Lee,F.C.在准谐振变换器的基础上，引入一个辅助开关器件来控制谐振元件的谐振过程，实现恒定频率控制[9]，即ZVSPWM变换器和ZCSPWM变换器。由于软开关变换器中谐振电感往往串联在主功率回路中，因此电路中有很大的环流能量，使电路的导通损耗增加，且电感储能与负载有很大关系，电容储能又与输入电压直接相关，这使得电路的软开关条件极大地依赖于输入电压和输出负载的变化，为此Guichao Hua、Lee,F.C.等人在90年代初相继提出了ZVTPWM变换电路和ZCTPWM变换电路，实现了软开关技术的又一次飞跃，该类电路的特点是变换器工作在PWM方式下，辅助谐振电路只是在主开关管开关时工作一段时间内，实现开关管的软开关，在一个开关周期的其它时间则停止工作，这样就大大减小了辅助谐振电路的损耗[10][11]。

经过国内外多年的研究，软开关电路在多方面都有重要突破，取得大量成果，也推动了电力电子科学的发展，但是同时也还存在一些问题。

由于目前针对软开关的实现普遍的做法是附加无源或有源低耗电路，而这些电路自然增加了电路的复杂程度，也就降低了系统的可靠性。另外由于引入附加电路，使得主电路开关器件的电压和电流变化率都明显下降，相应的EMI也降低，可是附加电路的谐振频率远高于PWM的载波频率，因此在附加电路上会产生大量噪音[12]。为使软开关电路有进一步的突破和应用，以上问题还需要在今后的研究中妥善解决。

1.3移相全桥DC-DC变换器概述

结合前文的介绍，这里参照文献[13]中对软开关电路的分类方法：按照实现软开关所采用的技术措施，将软开关电路分为以下三类。

(1) 缓冲型电路：通过在电路中附加无源或有源低耗型缓冲电路，从而实现软开华 中 科 技 大 学 硕 士 学 位 论 文

关技术，是利用电感电流不能突变的特性来抑制功率器件的电流上升率，利用电容电压不能突变的特性来抑制功率器件的电压上升率。

(2) 控制型电路：通过合理地安排控制脉冲的时序促使电路实现软开关，实现起来非常方便、性能也较为可靠，移相全桥DC-DC变换器就隶属于这一类型。

(3) 直流谐振型电路：在直流电源与功率开关电路中附加一个谐振电路，使得直流电压变为高占空比的高频脉冲序列，若开关器件均在直流电压为零的时间段产生开关动作，那么即实现了ZVS环境。

移相全桥DC-DC变换器作为控制型软PWM电路，是依籍相应的控制策略来实现软开关，由于移相全桥DC-DC变换器电路简单、可靠性高，已经得到各方面的重视。其拓扑结构如图1-1所示。

图1-1 移相全桥DC-DC电路拓扑

针对移相全桥的研究主要分为两个方向：为了更好地实现软开关而研究新型拓扑结构；为了获得更好地输出效果以及减少电网污染研究新型控制策略。

1.3.1新型拓扑的研究

为了实现高频化，移相全桥DC-DC变换器通常的工作频率较高，变压器也需要采用高频变压器，其漏感不能太大，否则变压器的发热非常严重，将降低整体电路的效率和可靠性。

移相全桥DC-DC变换器软开关实现的难点在于滞后臂，这是因为超前臂在开通前参与谐振的电感包括副边滤波电感等效过来的电感，因此很容易满足ZV导通。而滞后臂开通前参与谐振的电感只有原边的电感，但是变压器漏感很小，所以往往很难华 中 科 技 大 学 硕 士 学 位 论 文

实现滞后臂的ZV导通。为此往往在变压器原边串联谐振电感，这样可以很好的解决滞后臂ZV导通，且成本很低，但是这样做也会增加电路在原边的损耗，同时会使得变压器副边占空比丢失严重，降低了电路效率。

经上述分析，移相全桥DC-DC变换器的软开关实现存在着这样一个矛盾：变压器原边电感太小则不易实现滞后臂ZV导通，而太大则不易满足负载输出。为了解决这一矛盾，人们提出了很多新型的移相全桥DC-DC变换器拓扑结构。例如如图1-2所示的带有源缓冲电路的移相全桥DC-DC变换器拓扑电路。

图1-2 带缓冲电路的移相全桥电路拓扑

在滞后臂上并联有源缓冲电路，且合理地安排T5、T6的导通时刻，令电感L r只在滞后臂开通前参与谐振，这样就解决了滞后臂的ZV导通，同时电感L r在电路其他时刻不工作，因此变压器副边的有效占空比不会减少，这样就解决了上述矛盾[13]。

在小功率场合，由于变压器和电感的设计更为方便，因此出现更多的新型拓扑。例如在基本的移相全桥DC-DC变换器的变压器的原边串入一个耦合电感，在耦合电感与两个桥臂中间分别串入一个隔直电容，其拓扑结构如图1-3所示，文献[14]基于该拓扑成功的设计了一台48W工作频率为100kHz的样机，在实现滞后臂ZV导通的基础上增加了变换器的输入电压范围和负载变化范围。

另外在基本的移相全桥DC-DC变换器的变压器的副边串联耦合电感进行次级箝位，其拓扑结构如图1-4所示。其中由D5、D6、C5组成箝位电路，L01和D7组成辅助电路，且L01与输出滤波电感耦合。该拓扑结构在轻载时箝位电容C5的充、放电电流能根据负载情况自动调整，因此可保证在很宽的负载范围内变换器都有高效率，另外辅助回路二极管D7可以实现软关断，因而反向恢复影响小，且该拓扑不存在原边环华 中 科 技 大 学 硕 士 学 位 论 文

流，因而可以提高变换效率[16]。文献[17]基于这种拓扑成功功研制了功率为1kW软开关电源；文献[18]中基于这种拓扑成功研制100kHz的样机。

图1-3 原边串联耦合电感的新型移相全桥DC-DC拓扑电路

图1-4 副边串联耦合电感进行次级箝位的移相全桥DC-DC拓扑电路

由于电路的复杂性，在大功率场合，更多的解决方法是在基本的移相全桥DC-DC 变换器变压器原边串联一个饱和电感，饱和电感可以看作为电流控制的开关，当流过其电流大时电感量很小，反之则电感量很大。因此如果合理设计饱和电感，使得其进入饱和、退出饱和的电流很小，那么在滞后臂关断之前，原边电流下降至退出饱和时，原边电感很大，可以维持该电流在一段时间内都很小，进而实现滞后臂的ZC截止，同时由于电流大时，原边电感很小，因此其能量消耗以及电路的占空比丢失都会得到

很大的改善，进而提高电路的整体效率。

华 中 科 技 大 学 硕 士 学 位 论 文

1.3.2新型控制策略的研究

随着微电子技术的发展，数字控制技术也日趋成熟。伴随着大规模集成电路、现场可编程逻辑器件以及数字信号处理器的发展和应用，电力电子控制系统的控制方式也逐渐由模拟控制向数字控制演变和发展，数字化电力电子控制系统有很多优点，例如：采用数字控制可以实现很多复杂的算法，例如模糊控制、神经网络控制、无差拍控制、自适应控制等等，结合传统的PID控制策略可以有效地提高电力电子控制系统的性能。采用数字控制可以大大简便控制系统的设计，节约时间，这相对于模拟控制中更改电路硬件参数要快捷的多。模拟控制中电路元件误差很难彻底消除，通过适当的电路来解决误差却又增加了电路的复杂性和成本，可以看到在传统的模拟控制系统中该问题是无法避免的，而对于数字控制系统而言，完全不存在该问题。随着微电子技术的发展，数字控制芯片价格越来越便宜，性能越来越高，其成本和可靠性也必然要优于模拟控制系统[20][21]。

随着控制原理的发展，现在越来越多的控制算法相应而生，常用的有以下几种：

(1) PID控制

PID控制器由比例单元(P)、积分单元(I)和微分单元(D)组成，使用中只需设定三个参数(Kp、Ki和Kd)即可。在实际应用中并不一定需要全部三个单元，取其中的一到两个单元即可，可以看到PID控制器结构简单、稳定性好、工作可靠、调整方便等优点，因此在工程中PID控制的应用非常广泛[22][23]。

移相全桥DC-DC变换器空载时是一个欠阻尼二阶系统，因此单独使用数字PI控制方式会使得系统空载时的控制效果较差，为此可在空载时引入Bang-Bang控制[29]，或者根据负载的情况智能的改变PI参数。

(2) 模糊控制

模糊控制是利用模糊数学的知识模仿人脑的思维方式，对模糊现象进行识别处理，给出精确的控制量，从而控制被控对象[24][25]。

移相全桥DC-DC变换器的被控对象很简单：电感电流和输出电压，因此相应的模糊控制器的设计仅需要对这两个对象进行的定性语言控制规则，实现比较简单。

(3) 神经网络控制

神经网络可以通过离线学习过程了解系统的参数，并不断累积学习经验，给出系统需求的控制规律，神经网络构成的控制器结构简单，自学习、自组织能力强，分布式存储并行运算，对控制对象模型的精度要求不高，抗干扰能力强，具有很好的鲁棒性[26]。

华 中 科 技 大 学 硕 士 学 位 论 文

(4) 自适应控制

当系统的参数在较大范围内显著变化时，传统的PID控制无法满足控制精度，自适应算法仍能在这种情况下自动适应参数变化，保持在最优的控制状态。因此自适应控制器必须知道被控对象当前状态的连续信息，并将系统当前的性能与期望中最优的性能比较，然后迫使系统趋向期望的性能[27]。

1.4STM32F103简介

ARM公司32位Cortex-M3是基于哈佛结构和三级流水线的内核，集成了分支预测、单周期乘法和硬件除法等众多强大的功能，其出色的计算性能、对时间快速响应能力以及高度的可配置，使其支持应用范围广泛的实现。

意法半导体公司的STM32F103以Cortex-M3为核心，最高主频为72MHz，它内部有3个的12位模数转换器，2个高级定时器，4个普通定时器(定时器均可工作在输入捕获模式下)，丰富的通讯单元，并且内置K字节的静态SRAM 和512K字节闪存存储器。

STM32F103还具备直接存储器存取(DMA)，用来提供在外设和存储器之间或者存储器和存储器之间的高速数据传输。无须CPU参与任何干预，通过DMA数据可以快速地读写，这就在很大程度上节省了CPU的资源来执行其他操作。设计中对模拟量采样之后的读取便使用了DMA，这样大大节省了CPU的开支，另外其ADC精度也是TMS320F2812无法相比的。

另外STM32F103的I/O口配置非常灵活，其I/O口复用功能具有重映射功能，即一个I/O口具有多个外设的功能，只需要通过配置来使其固定为某一外设的功能，这样就使得端口配置更加灵活，根据实际现场的情况来自由配置，这就给PCB布线设计带来了方便。

STM32F103主系统由以下部分构成。四个驱动单元：Cortex-M3内核DCode总线(D-bus)、系统总线(S-bus)、通用DMA1和通用DMA2。四个被动单元：内部SRAM、内部闪存存储器、FSMC、AHB到APB的桥(AHB2APBx)。这些都是通过一个多级的AHB总线构架相互连接的，如图1-1所示。FLITF为外部闪存接口；APB1最高限速36M；APB2可达到72M[28]。

华 中 科 技 大 学 硕 士 学 位 论 文

图1-1 STM32F103系统架构

相对于TMS320F2812，STM32F103具有以下优势：1、硬件除法器；2、DMA通道；3、ADC精度高；4、I/O口配置灵活。

1.5本文的主要内容

本文以原边带饱和电感的移相全桥DC-DC变换器为主电路拓扑结构，采用意法半导体的STM32F103实现数字控制。本文的主要工作是：

(1) 本文首先论述了移相全桥DC-DC变换电路的基本工作原理，对主电路的各个

工作状态进行了详细的分析，并结合各个工作状态的分析给出了移相全桥DC-DC变换器实现软开关的三个必要条件。

(2) 结合实际拓扑电路的现有参数对谐振元件的参数进行计算，然后基于Matlab/Simulink对移相全桥DC-DC变换电路进行仿真，以一种开关并联电感的方案代替饱和电感实现基于Matlab/Simulink的带饱和电感的改进电路的仿真。

(3) 选取合适的高频变压器和谐振电感，搭建硬件拓扑电路；以意法半导体的STM32F103为控制核心，设计移相全桥DC-DC变换器硬件控制电路和数字控制系统。

(4) 给出实验结果，验证方案的正确性。

华 中 科 技 大 学 硕 士 学 位 论 文

2移相全桥DC-DC变换器基本原理

移相全桥DC-DC变换器采用高频PWM移相脉冲进行控制，利用合适的谐振元件实现软开关，这种电路最早出现于上世纪末，随着市场对DC-DC变换器的需求越来越大，对其研究也是越来越成熟，已经有一套比较完整的理论来支撑主电路的设计。

2.1移相全桥DC-DC变换器的拓扑结构及工作过程

2.1.1移相全桥DC-DC变换器的拓扑结构

移相全桥DC-DC变换器的基本主电路拓扑如图2-1所示，可以看到该电路是由单相电压源、全桥逆变电路、高频变压器(HFB)、采用推挽结构的高频整流电路以及直流负载组成[29]。

DR10

图2-1 移相全桥DC-DC变换器主电路

在图2-1中，U d为直流输入电压，T1~T4是主开关，D1~D4是开关内部的反并联

华 中 科 技 大 学 硕 士 学 位 论 文

二极管，C 1~C 4为开关管寄生电容与外加谐振电容的等效电容，L S 为变压器原边漏感，或者是其与串联谐振电感之和，令变压器原副边匝数比为n 12=N 1/N 2，D R1和D R2是输出整流二极管，L 0是输出滤波电感，C 0是输出滤波电容，R 0是负载电阻。

2.1.2 移相全桥DC-DC 变换器的工作过程

为简化分析，作以下假设： (1) 所有元器件均有理想特性； (2) 0212

S

L L n

，n 12高频变压器原副边匝数比； (3) 电路已处于稳定工作阶段。

图2-2给出一个开关周期内电路中主要电量的波形。其中Q 1~Q 4为T 1~T 4是主开关的理想门级电压波形。

由图2-2可见，Q 2和Q 4分别滞后于Q 3和Q 1一段时间，这段时间相对于整个开关周期也称作移相角θ，由T 1和T 3构成的桥臂成为超前臂，由T 2和T 4构成的桥臂成为滞后臂。电容和电感元件协助了主电路实现ZVS 环境。

从图2-2可以看出，电路稳定工作时，一个周期可以分为12个时区，同时前6个时区与后6个时区是对称的，也就是说要分析电路具体的工作情况，只需要分析这6个时区即可。下面将围绕着一个开关周期内电路主要电量的波形详细分析每个时区的工作情况[30]。

(1) 时区1：t 11~t 0(T 1和T 4导通期)

在t 11~t 0时间段内，T 1和T 4同时导通，因此这里将其定义为T 1和T 4导通期，逆变输出电压ab d u U =，变压器副边的整流电路中D R1导通，直流滤波电感L 0的端电压可以表示为

d

L L00

012

d d U i u L U t n ==− (2-1) 其中，n 12=N 1/N 2，N 1和N 2分别是高频变压器的原副边匝数，令滤波电感电流在时刻

t 11时为I L1，同时令高频变压器原边电流在时刻t 11时为I P1，那么就有电感L 0的电流如下所示

d 120

L L1120

U n U i I t n L −=+

(2-2)

再折算到变压器原边，得到原边电流如公式(2-3)所示

图2-2 移相全桥DC-DC变换器稳定工作时的电量波形

华 中 科 技 大 学 硕 士 学 位 论 文 d

120120L L1P P121212120e0

d U n U U n U i I i t I t n n n L L −−==+=+ (2-3) 公式中，L e0是副边滤波电感折算到原边的等效电感，因此原边的总电感L

e 为

2e e0s 120s L L L n L L =+=+ (2-4) 且由假设条件0212

S L L n ，因此可知e S L L ，因此有 2e 120L n L ≈ (2-5)

公式(2-3)表明i P 在该时区内随时间线性上升，当0t t =时上升至最大值I Pm 。

该时区等效电路如图2-3所示。

图2-3 T 1和T 4导通期等效电路 (2) 时区2：t 0~t 1(电容充放电期) 当0t t +=时，T 1关断，那么时区1中流过T 1的电流转移至电容C 1中，即C 1充电

同时C 3放电，C 1、C 3以及L S 组成附加电路。其等效电路如图2-4所示。

图2-4 电容充放电期等效电路

由于在0t t −=时刻，T 1仍然开通，C 1仍被短路，也就有T10u =，同时T 3仍然关断，

电源电压直接加在其两端，因此有T3d u U =，由于电路中C 1、C 3很小，因此充放电过

华 中 科 技 大 学 硕 士 学 位 论 文 程很快，可以近似的认为该时刻i P 为恒定值I Pm ，结合图2-1有

T1T3d u u U += (2-6)

C1C3Pm i i I += (2-7) 其中T1C11d d u i C t =−，T3C33d d u i C t =，由公式(2-6)可知T3T1d d d d u u t t

=−，假设理想情况下有13C C =，因此有C1C3i i =，结合公式(2-6)、(2-7)，解出 Pm C1C32I i i ==

(2-8) Pm T101

()2I u t t C =− (2-9) Pm ab T3d T1d 01()2I u u U u U t t C ==−=−

− (2-10) 从公式(2-10)可以看出，u T1线性上升，u T3和u ab 则线性下降，当1t t =时，有T1d u U =，ab T30u u ==。

(3) 时区3：t 1~t 2(环流期)

当1t t >时，C 3完全放电之后，C 1继续充电，于是就有T1d u U >，那么D 3将会正向导通，且有T30u =，因此D 3实现ZV 导通。由于T 4和D 3同时导通，因此有ab 0u =，逆变桥形成内部环流，因此称该时区为环流期，同时直流电源中断对逆变桥的供给。图2-5给出了该时区的等效电路，可以很直观地看出该时区的电路工作情况。

图2-5 环流期等效电路 高压变频器的原边电压P P S d d i u L t =−，由于原边等效电感L e 比较大，因此P d d i t

很低，

这里近似认为P 0u =，那么就有变压器副边电压S 0u =，因此输出滤波电感两端电压

就等于负载电压的相反值，即有L L00

0d d i u L U t ==−，因此i L 线性下降。实际上这一过

华 中 科 技 大 学 硕 士 学 位 论 文 程中，尽管S 0u =，但是可以看到存储在滤波电感L 0中的能量将依旧沿着负载和D R1组成的回路释放。且由变压器原理有t 1时刻流过滤波电感L 0的电流为n 12I Pm ，因此得到该时区输出滤波电感L 0的电流表达式如下

0L 12Pm 10

()U i n I t t L =−

− (2-11) 进而可以得到变压器原边的电流i P 为 0L P Pm 112120

()U i i I t t n n L ==−− (2-12) 从公式(2-12)可以看到i P 在该时区是线性下降的，正如前面分析的，由于电感L 0较大，因此i P 的下降速度也很缓慢。

(4) 时区4：t 2~t 3(谐振期)

当2t t +=时，T 4关断，环流期结束，进入谐振期，该时区等效电路如图2-6所示。

图2-6 谐振期等效电路

由图2-6可见，此时C 4充电而C 2放电，ab T4u u =−，随着u T4的上升，u ab 负向增长，结合图2-1中高频变压器的同名端，可以推出此时整流电路中D R2导通，由于变压器中的电流不能突变，即D R1中的电流不可能立即下降，因而出现了D R1和D R2同时导通的状态，高频变压器的副边被D R1和D R2的正向导通压降箝位，因此其副边可近似当作短路来看，也就有S 0u =，因此得到高频变压器原边电压也为零，即P 0u =，因此逆变桥的输出电压u

ab 全部落在电感L S 上面，即图2-6中所示。

在图2-1中，当整流桥的输出电压为零时

S1DR1i i = (2-13)

S2DR2i i =− (2-14)

S1S212P i i n i += (2-15)

DR1DR2L i i i += (2-16)

华 中 科 技 大 学 硕 士 学 位 论 文 L L00

0d d i u L U t

==− (2-17) 因此有 DR1L 12P 1()2

i i n i =+ (2-18) DR2L 12P 1()2

i i n i =− (2-19) 设i P 在该时区的初始值为I P2，即有P 2P2()i t I =，根据式(2-17)有

d L 12P220

()U i n I t t L =−− (2-20) 公式(2-18)和(2-19)表示，在这t 2~t 5这段时间内，i DR1和i DR2的变化规律，即当P 0i >时，有DR1DR2i i >；当P 0i =时，有DR1DR2L 2i i i ==，当P 0i <时，有DR1DR2i i <。T2T4d u u U +=，即有T2T4d d d d u u t t =−，且有T4C44d d u i C t =−、T2C22d d u i C t

=，由于C 2=C 4，因此有 P C2C42

i i i == (2-21) 由于电容C 2、C 4都参与谐振，且为并联，所以令S 2422C C C C =+=，则可以得到谐振

角频率为S ω=

P P2S cos i I t ω′= (2-22)

这里为方便表达和计算，令2t t t ′=−。根据图2-6中的等效电路，可以看到有

P T4LS S

d d i u u L t

=−=− (2-23) 将式(2-22)带入式(2-23) P2S T4S P2S S S d cos sin d I t u L I L t t

ωωω′′=−= (2-24)

这里令S Z =

T4P2S S sin u I Z t ω′= (2-25)

且有T2T4d u u U +=，因此有

T2d P2S S sin u U I Z t ω′=− (2-26)

将公式(2-20)、(2-22)代入公式(2-18)、(2-19)中，可以看到在该时区i DR1降低i DR2增大。从t 2到t 3，u T2由U d 谐振到零，而u T4由零谐振到U d ，结合公式(2-25)，可以得到谐振过程的时间如下

华 中 科 技 大 学 硕 士 学 位 论 文 d 0132S P2S

1arcsin U t t t I Z ω=−= (2-27) 为保证T 2有ZV 导通条件，则必须在u T2谐振到零之后才能给T 2的有效门级脉冲(Q 2为高)，也就是说从T 4关断到T 2开通这段死区时间必须大于t 01[31]，令死区时间长度为0τ，即有

001t τ≥ (2-28)

在图2-2所示的电量波形中，死区时间0τ正好等于t 01，而实际使用中一般都要大于t 01，但同时不能太大。

(5) 时区5：t 3~t 4(D 2与D 3导通期)

当3t t +=时，虽然T 2的门级脉冲Q 2为高，但是由于此时高频变压器原边电流i P 仍为正，所以D 2导通而T 2仍然处于阻断状态，另外根据时区4的分析以及公式(2-18)、(2-19)，可以看到在变压器副边的电路状态没有发生实质性的变化，只是i DR1继续下降，i DR2继续上升，直到P 0i =时有DR1DR2i i =，因此该阶段的等效电路如图2-7所示。

图2-7 D2与D3导通期等效电路

此时有ab d u U =−，而逆变器输出电流i P 仍然大于零，那么此时逆变器的输出功率ab P 0p u i =<，这也就是说L S 中储存的能量向直流电源反馈。而副边的整流电路与时区4(t 2~t 3)相同，因此有S 0u =，进而有P 0u =，副边D R1和D R2仍处于导通状态，L 0中储存的能量继续释放以维持负载电流连续。

假设在该时区初始时刻有P 3P3()i t I =，且有LS S d d d P i u L U t

==−，那么可以得到 d P P33S

()U i I t t L =−− (2-29) 公式(2-29)表明，该时区i P 线性下降，且由于L S 较小，因此i P 下降速度较快，同时由于流过D 2与D 3的电流i D2、i D3与流过电感L S 的电流i P 相等，因此到该时区结束时，

华 中 科 技 大 学 硕 士 学 位 论 文 即4t t =时，有P D2D30i i i ===，这表明D 2与D 3都具有ZCZV 截止环境。

由于i P 在该时区末降为零，根据公式(2-29)可以推出该时区的长度为

P3S 0243d

I L t t t U =−= (2-30) 为了保证T 2与T 3有ZV 导通条件，应有020t >，也就是说这个过程是不可或缺的[32]。

(6) 时区6：t 4~t 5(L S 储能期)

当原边电流P 0i <，则D 2和D 3关断，且Q 2和Q 3仍为高，因此T 2和T 3均开通，且根据上一个时区的分析，可知具有ZCZV 导通条件，该时区等效电路如图2-8所示。

图2-8 L S 储能期等效电路

可以看到此时逆变桥输出电压ab d 0u U =−<，P 0i <，所以有逆变桥瞬时输出功率ab P 0p u i =>，也就是说直流电源重新向负载提供电能。而由于在该时区的初始时刻有P 4()0i t =，结合时区4中公式(2-18)、(2-19)及其分析，可知在t 4时刻有DR1DR2i i =，即i DR1仍未衰减到零，这就表明此时D R1仍然处于导通状态，因此副边电路工作状态仍未发生实质变化，只是在该时区，由于P 0i <导致DR1DR2i i <，只有这点稍有不同。这也就表明在该时区仍然有S 0u =，进而有P 0u =，也就是说负载仍由滤波电感L 0维持电流连续，另外由于该时区逆变桥输出功率已经为正，因此可以发现这一时区中电源提供的能量暂时储存在了谐振电感L S 中，因此称该时区为L S 储能期，结合图2-8中的原边电路，有

d P 4S

()U i t t L =−− (2-31) 由于L S 很小，从该公式可见，i P 将快速负向增长，到t 5时i P 负向增长到P1I −，即 L1P 5P112()I i t I n =−=−

(2-32) 因此可以推出该时区时间长度为

华 中 科 技 大 学 硕 士 学 位 论 文 P1S 0354d

I L t t t U =−= (2-33) 同时在t 5时有DR10i =，DR2L112P1i I n I ==，这就表明副边整流二极管D R1具有ZC 截止条件环境，负载电流全部从D R2流过。

电路后半个周期的工作状态是重复前半个周期，对其分析可以根据前半个周期的分析来进行，因此这里将其略去。

2.2 移相全桥DC-DC 变换电路的特点

根据上述分析，可以看到移相全桥电路存在以下特点：

(1) 由于利用了移相控制方式，并且电路中附加有L s 和C s 等元件，可以有助于功率器件实现ZVS ，这样降低了电路的开关损耗，进而可以提高开关频率，进一步实现高频化。

(2) 由于串联谐振电感L S 的存在，由图2-2可以看到在t 2~t 5之间，由于副边D R1和D R2同时导通，这段时间内，负载电流全靠滤波电感来维持连续，而变压器的输出电压在这短时间内均为零，因此出现了占空比丢失，即图2-2中u S 的阴影部分。

根据公式(2-27)、(2-30)、(2-33)，有占空比丢失的时间长度为

P3S P1S L 010203d d I L I L t t t t U U =++=++ (2-34) 可见，L S 越大，这段时间就越长，即占空比丢失越严重。另外当负载很重时，由于i P 较大，这也会增加环流过程的时间，即占空比丢失更多。

(3) 在超前臂开关器件导通前，如图2-2中的时区1(t 0~t 1)，由于此时参与吸收电

容能量的电感中包括了副边滤波电感等效到原边的电感，即2e 120s L n L L =+，因此电容

C 3上的电压u T3很快减为零，并且i P 为正，不可能对其反向充电，这也就保证了T 3有很好的ZV 导通条件。

而对于滞后臂而言，在图2-2的时区4和时区5中(t 2~t 4)，要想保证有T 2有ZV 导通条件，则同样必须谐振电感L S 必须有足够的能力来抽走电容C 2上的能量，同时还必须保证i P 不能换向，因为换向又会对C 2反向充电。但实际工程中，L s 不能很大，因为存在占空比丢失问题，所以经常不能同时满足这两点。这也是移相全桥软开关实现的一个难点[33]。

(4) 在变压器副边输出零电压这段时间内，电路中存在内部环流，进而使得开关器件的容量增加，导通损耗增大，从而使电路效率降低，解决这一问题还须着手于减少副边零压的时间长度，即更合理的设计参数L S 。

华 中 科 技 大 学 硕 士 学 位 论 文 2.3 移相全桥DC-DC 变换电路实现软开关的条件

对于移相全桥软开关的实现，超前臂是很容易的，主要是滞后臂难以实现，这里以图2-1中T 2为例结合前面的分析给出了移相全桥DC-DC 变换电路实现软开关的三个主要条件。

(1) 谐振电感的储能较大

为实现T 2的ZV 导通，就必须在开关器件T 2开通前，电感L S 抽走存储在电容C 2中的电荷，以保证T20u =，同时将电容C 4的电压充至U d ，因此所需要的能量为

2C S d 12

W C U = (2-35) 公式中，S 24C C C =+，24C C =，因此就需要电感的储能大于电容，即有

2L S P C 12

W L I W =≥ (2-36) 公式(2-36)也就是第一个条件，因此实际电路的参数设计中要注意这一点。

图2-11给出了L C W W >、L C W W =和L C W W <这三种情况下T 2开通前的端电压u T2，这样更加直观地看到这一条件的重要性。

这里假设死区时间正好等于谐振周期的1/4，也就是在死区结束时u T2正好谐振到正弦波的波谷处，从图2-9中可以看到，当L C W W <时，由于电容储能来不及彻底释放，这将导致在Q 2来时，不仅仅没有实现ZV 导通，还会造成电容瞬间放电，引入有很大的电流尖峰。

实际工程中，很难严格实现L C W W =，随着负载的变化，经常会出现L C W W >，即图2-9(a)所示，这种情况下，电容C 2在3t ′时已经完成放电，由于电流i P 未换向，因此D 2导通，这样就使得u T2箝位在D 2的正向导通压降，电路已经进入时区5中的工作状态，即时区4变为23~t t ′，时区5变为34~t t ′(t 4仍为电流i P 换向的时刻)，同时0132t t t ′=−，0243t t t ′=−，t 01的计算仍与公式(2-27)一样，而在t 02的计算公式(2-30)中，应将P3I 应改为P3I ′，即对应时刻3t ′时的电流i P 。

另外在负载较轻时，i P 较小，可能使电感储能小于电容储能，也就更容易出现图2-9(c)中的情况，因此在重载时更容易实现软开关。

(2) 合理的死区时间

对时区4(t 2~t 3)的分析中，其实已经给出了第二个条件：001t τ≥，死区时间必须大于电容C 2电压从U d 谐振到零的时间。

华 中 科 技 大 学 硕 士 学 位 论 文

图2-9 T 2开通前的端电压u T2波形

电容C 2、C 4并联参与谐振，

所以谐振角频率为S ω=S 2422C C C C =+=，再结合公式(2-27)，有d 01S P2S S

1arcsin 2U t I Z πωω=

≤，

即01t ≤

令S 2T π=为谐振周期，那么就有 S 014T t ≤

(2-37) 因此只要保证S 04

T τ≥，就一定有001t τ≥。 但实际上不一定需要严格保证S 04

T τ≥，因为0τ过大会带来负面影响，而电容C 2上的电压从U d 释放到零也并不一定需要S 4

T 这么长的时间，例如图2-11(a)所示，当电感储能远大于电容储能时，电容上的能量很快就会完全释放。 因此可见，上述分析只是为了方便实际电路的参数设计，即S 04

T τ≥只是具有一定的参考价值而已，同时还要考虑到0τ过大时带来的负面影响，因此需要仔细地分析和取舍。但是无论如何都有一个前提，就是决不能在C 2上的电压还没有降到零的时候就给T 2开通信号，也就是条件2：一定要在死区结束之前将电容C 2上的电荷放完。如果不满足条件2，将会出现类似图2-11(c)中的波形，只不过原因不再是L C W W <，而是谐振周期过长而死区时间过短，使得电容上的电荷来不及释放[34]。

(3) 变压器原边电流须在死区结束后换向

对时区5(t 3~t 4)的分析得到020t >，这个结论是很笼统的，它反映出若要实现软开

关，这一时区是必不可少的过程。更加直观的表达就是：电感L S中的电流i p一定不能在死区结束前换向。

由于实际电路中L s很小，前面分析在时区4、时区5和时区6中i P下降速度都很快。而实际上仅在时区4(t2~t3)中往往就会发生这样的情况：在死区结束之前，由于电流i P下降太快，已经发生换向，且由于Q3为高，因此T3导通，而死区还没有结束(Q2仍为低)，电源又重新向电容C2充电，这样就使得原边电路跳过时区5，直接进入如图2-10所示的错误状态。

而这个过程对电路的影响很大，不仅仅使得T2没有ZV导通条件，并且电流已经提前换向，死区结束后当Q2为高时，T2导通，使得流入C2的电流全部移入T2，同时电容C2通过T2放电，产生很大的电流尖峰，这样就很大程度上增加了电路的开关损耗。

图2-10 错误的电路工作状态

图2-11分别给出了电感L S的电流i P在死区后换向和死区前换向时，即满足条件3与不满足条件3下，电容C2上的电压u T2的波形，结合图2-7以及图2-12，可以更直观的看到条件3的重要性。

图2-11 满足条件3与不满足条件3时的电量波形

华 中 科 技 大 学 硕 士 学 位 论 文 图2-11中，从3t ′′到3t 这个过程即对应图2-10的错误电路工作状态，可以看到造成这一现象主要有两方面的原因，其一是电感L S 太小，电流i P 下降太快，其二是死区时间过长，因为i P 总是要换向的，因此也要恰当的选取死区长度，这也就解释了条件2中为什么死区过长会带来负面影响[35][36]。

综上所述，移相全桥DC-DC 变换电路滞后臂要实现软开关，需要具备以下条件：

(1) 电感L S 的储能必须大于电容C S 的储能；

(2) 死区时间长度必须大于谐振期电容C 2电压从U d 谐振到零的时间；

(3) 电感L S 中的电流i p 必须在死区结束后才能换向。

2.4 几种改进的移相全桥DC-DC 变换电路

前面的分析可知，对于移相全桥拓扑电路，要实现软开关，有一组不可避免的矛盾，即当电感L S 较大时，变压器输出电压占空比丢失严重，而当L S 较小时，滞后臂很难实现软开关，实际工程中很难找到这样一个L S ，同时解决上面两个问题，因此相应的出现了很多改进电路，这里介绍其中的两种。

2.4.1 带有源缓冲电路的移相全桥DC-DC 变换电路

带有源缓冲电路的移相全桥DC-DC 变换器拓扑电路如图2-12所示。可以看到再起滞后臂上附加有源缓冲电路，即并联两个附加的开关管T 5和T 6，同时在公共通道中串联辅助的谐振电感L r ，且令r S L L ，然后再合理的分配脉冲，使电感L r 参与完成电路谐振期的工作[37]。

逆变桥臂的脉冲分配不变，缓冲桥臂的脉冲分配如图2-13(a)中的Q 5、Q 6所示，而图2-13(b)给出了这种改进之后的拓扑电路在电感L r 的储能期的原边等效电路，而储能期就对应于图2-13(a)中的t 1~t 2这段时间。从图中可以看到在T 4关断前，由于T 5的导通，电路多出了一个工作状态，电源向L r 充电，而T 5与T 4同时关断，这样就使得电路进入之后的谐振期时，参与谐振的电感为L S 和L r 之和，又有r S L L ，因此就有电容C 2和C 4上得电荷可以很快被抽走，这样就同时满足了上述的条件1和条件2，只要注意电感L S 不要太小以满足条件3就可以实现软开关。

实际上在满足条件3的基础上，该电路可以尽量减小L S ，进而改善占空比丢失问题，合理地解决了占空比丢失与滞后臂软开关之间的矛盾。但是，该电路在环流期一样有很大的导通损耗，导致电路效率下降。

华 中 科 技 大 学 硕 士 学 位 论 文

图2-12 带缓冲电路的移相全桥电路拓扑

图2-13 脉冲分配及L

r 储能期原边等效电路

2.4.2 带饱和电感的移相全桥DC-DC 变换电路

基本的移相式电路以及前面给出的带缓冲电路式的移相电路一个共同的缺点就是输出电压的零压期内部环流，为了改善这一缺陷，下面介绍一种带隔直电容和饱和电感的移相式电路，如图2-14所示。该电路逆变桥的输出端增加了隔直电容C B 和饱和电感L

ST 。饱和电感L ST 的磁化曲线可看作两条直线，当电流i P 小时，ST S L L ，当

华 中 科 技 大 学 硕 士 学 位 论 文 电流i P 大时，ST S L L ，L S 为变压器漏感，同时滞后臂没有缓冲电容。

在前面的分析中，一方面我们希望逆变电路环流期时期电感电流尽快减小以减少电路导通损耗，这就要求电感L S 尽量小，但另一方面当电流减小时，我们又不希望电流很快换向，这就要求电感L S 尽量大，而饱和电感很好地解决了这一矛盾。

图2-14 带饱和电感的移相全桥DC-DC 变换电路

为简化电路的分析，假设电路工作在稳定状态，电路元器件均为理想特性，还有B S C C ，滤波电感足够大，负载近似为恒流源其大小为I 0，图2-15给出了主要电量工作波形，Q 1~Q 4为T 1~T 4理想门级脉冲。由图中可以看到，如果在滞后臂增加缓冲电容，由于T 2和T 4开通前原边电流几乎为零，那么就很难实现L C W W >，因此也导致滞后臂很难实现ZVS ，但是由于隔直电容和饱和电感的作用，使得T 2和T 4关断时电流为零，这就实现了ZCS [38][39]。

由图可见，当一个工作周期由以下几个时区组成。

(1) t 11~t 0：等效电路如图2-16(a)所示，T 1和T 4导通。根据上述分析，副边滤波电感等效到原边，因此原边等效电感L e 很大，可知原边电流近似为恒定值，即

P Pm 012/i I I n ≡=，此时饱和电感很小，可以忽略不计，C B 被恒流充电，其端电压线性

上升，C B 初始的端电压为-U Bm ，到t 0时其电压从升至U Bm ，因此有

华 中 科 技 大 学 硕 士 学 位 论 文 B Bm 00011012

2/C U t t t I n ×=−=

(2-38)

图2-15 带饱和电感移相式电路主要电量波形

(2) t 0~t 1：T 1关断，原边电流不变，C 1恒流充电而C 3恒流放电，u T1线性上升，u T3线性下降，在t 0时刻u T3=U d ，假设在t 1时u T3下降为零，于是有

S d 0110012

/C U t t t I n =−= (2-39) 其中，S 1312C C C C =+=。由前文分析可知，若要实现超前臂的ZV 导通，则死区时间必须大于t 01，等效电路如图2-16(b)所示，该时区副边滤波电感仍折算到原边。

(3) t 1~t 2：环流期。D 3正向导通，逆变桥形成回路，等效电路如图2-16(c)所示，输出电压ab 0u =，所以有LS B -u u =在原边电流没有换向，因此电容C B 无法放电，因此其端电压维持在U Bm 。同时副边整流桥两个二极管均导通，变压器被短路，且饱和电感仍在饱和区，因此原边只有变压器漏感L S ，所以就有P LS Bm S d -d i u U L t

==，即电容C B 的端电压迫使i P 线性下降，下降速度与L S 和U Bm 有关，到t 2时刻近似有P 2()0i t =，再有P 1012()/i t I n =，可以得到

0S 022112Bm

I L t t t n U =−= (2-40)

华 中 科 技 大 学 硕 士 学 位 论 文 负载电流由滤波电感提供，且由于t 2时刻i P 近似降为零，结合公式(2-18)、(2-19)，有DR1DR20/2i i I ==，滤波电感不再折算到原边。

图2-16 带饱和电感移相式电路的等效电路

(4) t

2~t 3：由于电流i P 很小，致使饱和电感L ST 脱离饱和区，电感量增大，且远大

于L S ，等效电路如图2-16(d)所示，由于电流i P 接近于零，且L ST 很大，所以图中没有

标注电流，副边D

R1和D R2仍在换流，负载电流靠滤波电感维持连续，且仍有

DR1DR20/2i i I ==。

(5) t 3~t 4：在t 3时刻，T 4关断，由于电流已经为零，所以滞后臂实现了ZC 截止，等效电路如图2-16(e)所示，副边仍然维持上一状态。

(6) t 4~t 5：由于T 2门级有效电压的到来，使T 2和T 4同时导通，等效电路如图2-16(f)

华 中 科 技 大 学 硕 士 学 位 论 文 所示。在i P 刚开始反向时，由于i P 仍然很小，L ST 还没有进入饱和区，其电感量很大，这就导致i P 的增长速度很慢，因此T 2还近似具有ZC 导通，而T 4有ZCZV 导通，当电感进入饱和区，电流i P 在C B 端电压U Bm 和电源电压U d 的共同作用下线性增加，即有

d Bm P 4S

()U U i t t L +=−− (2-41) 当5t t =时，有P Pm 012/i I I n =−=−，进而得到 0S 035412Bm d ()I L t t t n U U =−=

+ (2-42) 对比公式(2-40)，可以看到这一时期电流i P 的增长速度快于环流期的下降速度。

经过上述分析，可知该电路虽然滞后臂没有并联缓冲电容，但是由于隔直电容和饱和电感的作用，使滞后臂实现了ZCS 。另外在环流期中由于电流i P 迅速下降，使得在输出零压期，流过功率器件的电流很小，大大减少了电路的导通损耗。

华 中 科 技 大 学 硕 士 学 位 论 文 3 电路参数设计及仿真

经过前文的分析，本章节将结合实际电路，对谐振元件参数进行定量的计算，然后基于Matlab/simulink 进行仿真实验，并仿真验证参数的正确性。

3.1 设计条件及主电路参数设计

本文设计的是输入电压500V~700V ，输出电压120V ，额定功率为8kW 的DC-DC 变换器。在仿真中取负载电阻0 1.8R =Ω，即进行满载仿真。

高频变压器匝数比由公式(3-1)给出

(min)120L D D

++in V n V V V ×= (3-1)

考虑到移相全桥DC-DC 变换电路存在占空比丢失问题，取副边最大占空比为D=0.85。假设整流二极管通态压降V D =1.5V ，滤波电感两端压降V L =0.5V 。结合输入最低电压为V in(min)=500V ，输出电压为V 0=120V 。因此可以得到高频变压器匝数比为12 3.48n =，这里选取匝数比123n =。

逆变桥开关频率为16kHz ，所以副边整流电路输出频率为f L =32kHz ，且LC 滤波电路为一二阶系统，

其阻尼系数为0ζ=，为了使滤波电路响应足够快，往往将

滤波电路设计为欠阻尼系统，最好取[0.5,0.8]ζ∈。滤波电感由公式(3-2)给出

000L 0(ccm)(min)12L D

(12/in V V L f I V n V V =−××−− (3-2) I 0(ccm)是维持电感电流连续的最小电流，工程中取10%I 0(max)，即10%×66A=6.6A ，将V in(min)=500V ，V 0=120V ，n 12=3，f L =32kHz ，V D =1.5V ，V L =0.5V 代入公式(3-2)，得到079.6μH L =，这里选取080μH L =。

滤波电容的计算由公式(3-2)给出

00020L 0(min)12L D

(18/in V V C L f V V n V V =−×××Δ−− (3-3) 取输出电压波动00.5V V Δ=，将V in(min)=500V ，V 0=120V ，n 12=3，f L =32kHz ，V D =1.5V ，V L =0.5V ，080μH L =代入公式(3-3)，得到01028μF C =，这里取01000μF C =，因此可

华 中 科 技 大 学 硕 士 学 位 论 文

得到输出滤波截止频率为0562Hz f ==，阻尼系数为0.16。 3.2 谐振元件参数设计

3.2.1 基本移相全桥DC-DC 变换电路谐振元件设计

实际电路中使用的IGBT 为英飞凌的BSM100GB120DN2，查得其典型结电容为1nF ，再结合手册中其开通关断的时间，将死区长度定义为2μs 。由公式(2-37)，有S 2μs 4

T ≤

，其中S 2T =，得到

-61.2710s ≤× (3-4)

由于输入电压d 600V U =，假设输出功率满载为8kW ，那么原边的平均电流为13.3A ，由于变压器匝数比为3:1，且输入电压为600V 、输出电压为120V ，因此理想条件下占空比为0.6，且有原边平均电流为13.3A ，根据图2-2，因此可近似假设在t 2时刻有P 2P2()20A i t I ==，再由实现软开关的条件1：L C W W ≥，结合公式(2-35)、(2-36)有22S P2S d 1122

L I C U ≥，代入d 600V U =，P220A I =得到 S S 900L C ≥× (3-5)

由(3-4)和(3-5)可以得到谐振电感L S 的数量级为微亨，谐振电容C S 的数量级为纳法。

得到L S 与C S 的量级范围之后，可以根据不同的电路以及负载的大小来具体计算。为方便分析，这里再次给出电路滞后臂实现软开关时的细节波形，如图3-1所示。

图3-1 滞后臂实现软开关时的电量波形

华 中 科 技 大 学 硕 士 学 位 论 文

考虑到公式(3-5)是在满载的条件下推出的，而实际电路的负载变化范围很大，I P2

可能只有几安培，这就需要L S 需要远大于C S 才能满足条件1，而L S 过大又会使得输出占空比丢失，因此谐振电容不能太大，否则会使轻载时电容储能过大，不利于实现滞后臂ZVS 。同时考虑到电容太小时，会导致电容放电过程很快结束，即图3-1中的时刻3t ′会更早到来，这就使得电流i P 更早的进入线性下降的状态，必然导致i P 换向的提早到来，这与条件3就产生了矛盾。因此谐振电容的取值要适中，仿真中假设C 2和C 4为5nF ，即在IGBT 上并联一个4nF 的电容，加上IGBT 本身1nF 的结电容，于是就有谐振电容S 2410nF C C C =+=。

这里假设L C W W >，即电容C 2上的电压u T2并没有谐振到波谷，即被二极管D 2

的导通压降箝位。由实现软开关的条件3：死区必须在变压器原边电流i P 换向之前结束，即在图3-1中，有

01020t t τ+> (3-6)

由公式(2-27)，得到

01t = (3-7) 再由公式(2-22)，得到

P3P2cos(arcsin

I I = (3-8) 将公式(3-8)代入公式(2-30)，有

02d

t =

(3-6)

将d 600V U =、P220A I =、S 10nF C =、02μs τ=分别代入公式(3-6)、(3-7)和(3-8)中，得到在满载的条件下要求S 55.44μH L >，仿真中取S 60μH L =。

为进行验证，这里将已知参数d 600V U =、P220A I =、S 10nF C =、02μs τ=、

S 60μH L =代入公式(2-35)及(2-36)，经计算得到，3L 1210J W −=×，3C 1.810J W −=×，即有L C W W >，满足条件1；再将参数代入公式(3-4)，得到010.308μs t =，即有001t τ>，满足了条件2；最后将参数代入公式(3-5)，得到P318.44A I =，再代入公式(3-6)有

02 1.844μs t =，又因为010.308μs t =，所以就有0102 2.152μs t t +=，而死区02μs τ=，因此也就满足了最后的条件3。

华 中 科 技 大 学 硕 士 学 位 论 文

3.2.2 带饱和电感的移相全桥DC-DC 变换电路的谐振元件设计

由于实际电路中实测变压器原边漏感5.98μH ，因此仿真中近似取S 6μH L =，然后串联一个2mH 的电感L ST ，同时在电感L ST 上并联一个开关S 1，由电感L ST 和开关S 1共同组成饱和电感，开关S 1的开关动作由变压器原边电流i P 的大小来控制。当i P 的绝对值小于1A 时，开关S 1断开，原边电感为S ST 2mH L L +≈，相当于饱和电感退出饱和区；当i P 的绝对值大于1A ，开关S 1闭合，将电感L ST 短路，原边电感为S 6μH L =，就相当于饱和电感进入饱和区。

由公式(2-40)可知，电路环流期的时间长度t 02取决于U Bm 和L S ，已知S 6μH L =，

123n =，由于电路设计的目的之一就是减小环流期的时间，因此这里先假设环流期的时间长度为 2.5μs ，并且在满载时副边电流066.6A I =，于是有

Bm 6μH 66.6A

53.3V 3 2.5μs

U ×=

=×，结合文献[40]中的隔直电容计算公式，有

12in B Bm

4n I DT

C U =

(3-10)

其中D 为有效占空比，因为123n =，且输出电压为120V ，理想情况下120

0.6600/3

D =

=，考虑到电路损耗，近似认为0.66D =，又已知，理想条件下in 8000W /600V 13.3A I ==，考虑损耗，近似取in 15A I =，副边整流电路输出波形周期(1/32k)s 31.25μs T ==，将

in 15A I =、0.66D =、Bm 53.3V U =、31.25μs T =代入公式(3-7)，于是可以得到隔直电容B 4.35μF C =，仿真中取B 4.7μF C =。

根据前文分析，需要合理地选取隔直电容，由公式(2-38)可以看到，当隔直电容过小时，必然有U Bm 较大，这就提高了隔直电容以及功率元件的耐压需求；而如果隔直电容过大，那么导致U Bm 过小，再由公式(2-40)，可知电路的环流期变长。因此隔直电容的选取需要综合考虑这两方面的影响[41]。

另外由于实际IGBT 存在1nF 的结电容，因此仿真中还是将结电容考虑在内，那么结合图2-15，电路在t 3时刻应先进入谐振期，即图3-2这个工作状态。

参照图2-15，在t 3时刻，有P 1A i =，ST 2mH L =，因此L 1mJ W =，而S 2nF C =，

T2600V u =，得到C 0.36mJ W =，所以有L C W W >，满足条件1。将上述条件代入公式

(2-27)，得到电容电压u T2从U d 谐振到零时，需要的时间为1.28μs ，小于死区时间2μs ，也就满足了条件2，且由于i P 小时电感非常大，很难在T 2导通前就换向，即条件3很

华 中 科 技 大 学 硕 士 学 位 论 文

容易满足，因此从理论上，仿真中能实现T 2和T 4的ZV 导通。

图3-2 带饱和电感移相式电路的谐振期等效电路

3.3 系统结构及仿真结果

3.3.1 基本移相全桥DC-DC 变换电路

系统的基本结构如图3-3所示。U d =600V ，系统的外环给定V ref =120V ，外环反馈为负载电压，内环给定为外环PI 调节器的输出i

ref ，内环反馈为滤波电感电流，内环

输出为移相角θ，再由θ生成四路脉冲送往逆变电路。

图3-3 移相全桥DC-DC 变换器仿真系统结构图

图3-4给出了负载电压和滤波电感电流波形。电路负载电压的动态和稳态响应都比较理想，稳定时其功率为8kW 。由于给定为阶跃给定，因此在启动过程中电感电流较大。

图3-5给出了稳定工作时主要电量的工作波形。从上至下分别为超前臂脉冲、滞后臂脉冲、原边电流i P ，逆变器输出电压u ab 、整流电路输出电压u S 。可以看到在Q 4关断时，有P P220A i I ==，与3.1.1的计算结果相同，并且观察u S 与u ab 的对比，可以明显看到占空比的丢失，其占空比丢失时间为4μs 。

t / s

图3-4 普通移相式电路负载电压及滤波电感电流

t / s

图3-5 普通移相式电路稳定工作时电量波形

华 中 科 技 大 学 硕 士 学 位 论 文

图3-6给出了T 2的ZV 导通波形。在Q 2为高之前，u T2已经降为0，即实现了T 2

的ZV 导通，u T2从600V 降为0耗时约为0.3μs ，即010.3μs t =，满足条件2，与前面计算相符。而在Q 2变为高时，电流i P 仍然没有换向，即满足了条件3，同时看到从谐振期结束(T20u =)到电流i P 换向耗时1.9μs ，即01 1.9μs t =，因此从Q4关断到电流i P 换向共耗时2.2μs ，与前面的计算相符合，也就验证了谐振元件计算的正确性。

t / s

图3-6 T 2零电压开通示意图

3.3.2 带饱和电感的移相全桥DC-DC 变换电路

系统的基本结构如图3-7所示。

图3-7 带饱和电感的移相全桥DC-DC 变换器仿真系统结构图

图3-7在控制结构上与图3-3完全一样，区别主要体现在拓扑结构上，逆变部分

华 中 科 技 大 学 硕 士 学 位 论 文

将每个功率管上并联的谐振电容从5μF 替换为1μF 。变压器原边用2mH 的电感L ST 与开关S 1并联来代替饱和电感，其中开关S 1的开关动作由电流i P 控制。当1A P i <时，

S 1断开，变压器原边电感近似为2mH ；当1A P i >，S 1闭合，L ST 被短路，变压器原边电感仅为变压器原边漏感，用这样的方法来实现饱和电感的功能。

图3-8给出了负载的电压和电流波形。由图可见，系统的响应还是较快的，稳态响应很好，稳态时输出功率也为8kW 。

0 120050

100150200t / s

图3-8 带饱和电感移相式电路负载电压电流波形

图3-9给出电路工作稳定时主要电量的波形，由上至下分别是从上至下分别为超前臂脉冲、滞后臂脉冲、逆变器输出电压u ab 、电感电流i P 、变压器副边整流输出电压

u S 、隔直电容电压u B 。由于副边电感略小，明显看到图中i P 与图2-15中略有不同。另外由于饱和电感由大电感并联开关代替，又将开关的切换条件设计为i p 的绝对值是否大于1A ，因此看到在环流期结束时P 1A i =，2mH 电感并联的开关断开，等效于饱和电感退出饱和区，电感量很大，因此在之后电流下降非常缓慢。并且图中有

Bm 53V U =，结合S 6μH L =、123n =、066.6A I =，由公式(2-40)反推出环流期长度为

2.55μs ，与

3.2.1中假设相符，也与图3-9中的时间(从电压u ab 降为零到电流i P 降为1A 的时间)相符，进而验证了参数计算的正确性。

华 中 科 技 大 学 硕 士 学 位 论 文

t / s

图3-9 带饱和电感移相式电路稳定工作电量波形

图3-10给出了T2的ZV导通波形。由于电路中考虑到了IGBT的结电容，前面也分析了结电容对于电路实现ZV导通的作用，从图3-10可以清晰地看到在T2开通前，其管压降u T2已经谐振到零，谐振时间(u T2从600V降为零的时间)为1.3μs，与前面计算相符合。

从图3-10中还可以看到电流i P在谐振期几乎一致保持在1A，这是因为仿真中用来代替饱和电感的模块设计在1A处切换开关。需要注意的是，理想情况下，电流i P 为零时饱和电感才退出饱和，那么T2的ZV导通将很难实现，因为尽管此时电感很大，但是电感的电流为零，其储能必然小于结电容的储能，如果在滞后臂上再并上谐振电容，则只会使电容储能更大，这样将更难实现ZV导通。因此实际电路的设计中一般不考虑滞后臂ZV导通的实现，也就没有在滞后臂并联电容。

图3-11为T2的ZC截止波形，可以看到在T2关断前，其管电流已经降为1A，若饱和电感特性理想，则将降为零，即实现ZC截止。

华 中 科 技 大 学 硕 士 学 位 论 文

t / s

图3-10 T2零电压开通示意图

t / s

图3-11 T2零电流关断示意图

从上述仿真波形及分析，可以看到尽管带饱和电感的移相式电路滞后臂的ZV导通很难实现，但是相较于普通的移相式电路，不仅仅实现了滞后臂的ZC截止，同时能通过调节隔直电容来缩短环流期的时间，同时在整流电路零压期原边电流为零，这样就大大减小了功率器件的导通损耗，提高电路的工作效率。

华 中 科 技 大 学 硕 士 学 位 论 文

4基于ARM的控制系统实现

4.1系统硬件设计

对于一个数字控制的电力电子系统，除了基本电路拓扑外，还必须有控制电路和功率电路，控制电路是实现数字控制系统的基础，功率电路驱动功率器件，本章主要围绕控制电路的设计展开，并简单介绍驱动电路。

4.1.1控制电路整体结构

控制电路以STM32F103为CPU，用CPLD(Lattice公司的LC40V-75T100I)辅助处理PWM信号，同时还包括PWM处理电路，模拟信号调理电路，数字量输入输出电路，RS485通讯电路以及数码管，如图4-1所示。

图4-1 控制电路整体结构图

图4-1中的虚线部分即为本文硬件设计内容。由于STM32F103的I/O口资源丰富，且配置灵活，因此这里没有用总线传输方式，所有外部电路与STM32F103都是直接

华 中 科 技 大 学 硕 士 学 位 论 文

相连，必要时中间需要加入电平匹配电路即可。

4.1.2 电路模块

4.1.2.1 CPLD 以及PWM 处理电路

该模块直接与功率电路相连，因此最重要的工作是能够最快的保护功率器件。 图4-1中PDP 为IGBT 保护信号。CPLD 的作用主要是将来自CPU 的PWM 信号与PDP'信号及来自CPU 的总故障信号作逻辑与处理得到处理后的PWM'信号，即

PWM PWM &PDP &′′=总故障信号，以实现故障时快速封锁PWM 的作用，可见其响应时间为CPLD 的指令级，即也为纳秒级。当IGBT 发生短路故障时，PDP''及PDP'均为低，那么CPLD 能很快的将PWM'信号封锁为低，使得IGBT 相应的关断。

PWM 处理电路如图4-2所示，其功能是将来自CPLD 的PWM'信号经过美信公司的差分芯片MAX490E(传输延时为纳秒级)转换为差分信号PWM''送往功率电路，同时将来自功率电路的差分保护信号PDP''转换为单线信号PDP'送往CPLD ，这么做的原因是差分信号相对于单线信号更加可靠、抗干扰能力强。

图4-2 脉冲处理电路

同时PDP 信号还需要送入CPU 中，用来识别IGBT 故障来源，并对其编号显示；同时还要汇入总故障信号。 4.1.2.2 数字量输入输出电路

数字量输入电路主要用来接收主电路各个接触器的反馈信号，并送入CPU 以告

知当前主电路各个接触器是吸合还是断开。由于接触器采用110V 驱动，其反馈信号

也是110V ，因此需要进行隔离，考虑到数字量信号频率较低，设计中使用东芝的光电耦合器TLP627来进行隔离，光隔离的优点是：体积小，集成度高，价格便宜。典型的110V 数字量(接触器反馈信号)输入电路如图4-3所示。该电路需要足够的输入电压I_IN 来使得二极管D2反向导通，来驱动光耦G1进而使得I_OUT 为高，进而送往

CPU 进行识别。

图4-3 110V数字量输入电路

数字量输出电路将CPU送来的弱信号经光耦隔离放大后驱动主电路的接触器、继电器，以及散热风扇等。典型的110V数字量(接触器驱动信号)输出电路如图4-4所示。当O_IN为低时(低有效)，光耦G2导通，由Q1和Q2组成的恒流源正常工作，同时该电流自上而下流过MOS管Q3的驱动电阻R2来驱动MOS管。该电路中不仅有接触器的110V驱动功能，同时还有MOS管的短路保护功能。当流过MOS管的电流过大时，康铜丝R1(精密电阻)压降增大至足以开通可控硅TR1时，光耦6G5导通，

从而使O1_EER信号置高，送往CPU，作为数字量输出驱动电路故障处理。

图4-4 110V数字量输出电路

4.1.2.3模拟信号调理电路

电压传感器和电流传感器均为霍尔型传感器，其输出均为电流信号。模拟信号调

理电路将接收到的电流信号为外部传感器送入的信号，将其调理到CPU能识别的范围，然后送往CPU。

本文是为列车设计移相式DC-DC电源，所带负载包括蓄电池，由于铁路上的电网不是由一个供电所提供，而两个供电所电网之间有一段区域没有电网，把列车通过这一段区域称作过分相，因此在过分相的时候，列车时停止供电的，但是由于列车供电系统还需正常运行，还有很多照明负载需要供电，这时就要用到蓄电池。为了保护蓄电池，在控制中加入了对其充电限流的控制，因此要用到其充电电流作为反馈。考虑到充电电流可正可负，且STM32F103的ADC的使用的输入电压范围是0~3V，因此在调理电路中，将信号增加了1.5V偏移量，参照文献[42]设计电路如图4-5所示。

华 中 科 技 大 学 硕 士 学 位 论 文

图4-5 模拟信号调理电路

由图可见，该电路分为三级，第一级为差分放大电路，2

O1i1i2i

1

()100

R

u u u i

R

=−=×Ω；

第二级为反相加法电路，O1

O2

( 1.5)

2

u

u V

=−+；第三极为一阶反相滤波电路，

O3O2

u u

=−。同时第三极的截止频率为531Hz。

由于

O3

[0,3V]

u∈，因此有

O2

[3V,0]

u∈−，进而有

O1

[3V,3V]

u∈−，所以可以得到

11

i1i1

22

()[3V,3V]

R R

u u

R R

−∈−，11

i

22

[0.03A, 0.03A]

R R

i

R R

∈−。对于电压信号，假设电压传感器原边电阻为R P，且匝数比为n U，则有原边电压的输入范围为1P1P

2U2U

[0.03V, 0.03V]

R R R R

U

R n R n

∈−。对于电流信号，假设电流传感器匝数比为n I，那么

有传感器原边电流的输入范围为11

I2I2

[0.03A, 0.03A]

R R

I

n R n R

∈−。因此根据实际的需求，选取合适的传感器和R1、R2就能随意调节电压及电流的采样范围。

蓄电池的充电电压(即电路输出电压)与环境温度关系很大，为了满足环境的需求，更好地保护蓄电池，还用到了温度采样电阻PT100来检测环境温度，以实时根据环境温度对输出电压进行调整。考虑到PT100的线路阻抗，这里参考文献[43]，设计了一种三线制PT100温度采样电路，如图4-6所示。

图4-6 温度采样电路

华 中 科 技 大 学 硕 士 学 位 论 文 其中R pt 为PT100温度采样电阻，r 1、r 2、r 3为其线路阻抗，由运放A1的虚短虚断有30i =，10u =，由于r 3远小于2k Ω，所以近似认为1210V /2k 5mA i i ==Ω=，212pt 1pt 1()5mA()u u i R r R r =−+=−+i ，由运放A2的属性得到4311335mA u u u i r r ==+=i ，再由A3构成反相加法器，因此有O 24pt 134.02()20.1mA()u u u R r r =−+=+−，线路阻抗基本相近r 1=r 3，因此O pt 20.1mA u R =i ，可以看到理想情况下输出电压与PT100温度电阻之间是一个线性的关系，PT100在-44.6℃时为82.456Ω，130℃时为149.83Ω，对应本电路输出分别为1.6573V 和2.9966V ，该电压范围CPU 的ADC 可以识别。

4.1.2.4 通讯电路及数码管

系统中采用串行通信接口USART ，协议为RS485，其电路图如图4-7所示。

该控制系统中上位机会不断地向系统发送通讯请求，系统接受到正确的请求信号之后发送一组数据，上位机接收该组数据，并显示系统当前运行状态、故障类型以及实时电压电流等。因此这里用到了较为简单的串行通讯协议RS485。图4-7的电路中主要由三个光耦HCLP-0600和一个低功耗RS485收发器MAX1487组成，当DEX 为高时，MAX1487的2、3脚也为高，因此收发器工作在发送模式，将来自光耦的数据信号转成差分信号A+、B-送往上位机，当DEX 为低时，MAX1487的2、3脚也为低，因此收发器工作在接收模式，将来自上位机的差分数据信号A+、B-转换成单线信号送往光耦，进而送往CPU 。

数码管也是用来实时显示系统的运行状态及故障类型的，主要目的是协助技术人员调试系统。

图4-7 通讯电路

4.1.3驱动电路

驱动电路采用三菱公司的专用驱动模块M57962L，该模块主要具备如下特点：内部具有短路保护电路，同时可以通过改变外接电容改变保护延时；采用双电源驱动，增加了IGBT通断的可靠性；驱动功率较大，适合驱动大功率IGBT。M57962L的内部结构如图4-8所示[44][45]。

图4-8 M57962L的结构图

图4-9给出了基于M57962L的IGBT驱动电路。

图4-9 基于M57962L的IGBT驱动电路

当PWM为高时，经过反相器U1有13脚为低，M57962L内部光耦导通，5脚输

出15V，反之，则内部光耦截止，5脚输出-10V，通过这样的方式来控制门级电压进而控制IGBT的通断，GE之间有D2、D3实现门级电压箝位。当IGBT正常开通时，