逐次渐进型AD转换器论文

题目：逐次渐近线A/D转换器

系别：电气与电子工程系

专业：自动化

姓名：

学号：

指导教师：

河南城建学院

2011年6 月22 日成绩评定·

一、指导教师评语（根据学生设计报告质量、答辩情况及其平时表现综合评定）。

课程设计成绩评定

成绩等级：

指导教师签字：

年月日一. 设计目的

1. 掌握一些常用的电子器件的功能及其使用方法；

2. 学会设计一些电子线路，加深对电子技术的认识和理解；

3. 利用A/D转换器的原理设计8位逐次渐近型A/D转换器；

4. 培养严谨治学的态度，锻炼动手操作能力。

二. 设计要求

1. 转换精度0.5%；

2. 转换速率4

10/秒以上；

3. 模拟电压输入范围0～5V；

4. 要求采取必要的提高抗干扰能力措施。

三. 总体设计思想与原理

1. 工作原理

基本原理是从高位到低位逐位试探比较，好像用天平称物体，从重到轻逐级增减砝码进行试探。逐次渐近法转换过程是：初始化时将逐次渐近寄存器各位清零；转换开始时，先将逐次渐近寄存器最高位置1，送入D/A转换器，经D/A转换后生成的模拟量送入比较器，称为UO,与送入电压比较器的待转换的模拟量Ui 进行比较，若Uo2. 设计的总体原理框图

下图是设计的逐次渐近型A/D转换器的总体原理框架，主要有顺序脉冲发生器、逐次渐近寄存器、D/A转换器和电压比较器等几部分组成。

逐次渐近型 A/D转换器原理框图

四. 部分电路的设计1. 顺序脉冲发生器

顺序脉冲发生器的作用是产生比较用的节拍脉冲，由74LS42和74LS161产生CP节拍脉冲。电路如下图：

利用74LS161的计数功能输出四位二进制数码，然后输入到74LS42的输入端A3~A0，

由74LS42

的译码功能产生9个节拍脉冲。其波形如下图：

74LS161与74LS42组成的顺序脉冲发生器的节拍脉冲74LS42引脚图及引出端功能符号如下：

引出端功能符号

A0～A3 BCD码输入端VDD 正电源

VSS 接地

Y0～Y9 译码输出端

74LS161引脚图及功能表：

当CP为上升沿时，清零端和预置端为高电平，且把使能端设置为高电平时，此芯片开始计数。

2. 逐次渐近寄存器

有JK触发器和D触发器组成寄存器，在节拍脉冲作用下记忆每次比较的结果，并向D/A转换器提供输入数字量。

JK触发器及其功能：

R为强制置“0”端，S为强制置“1”端。RS都为“1”时，J=0,K=1时,Q=0;J=1,K=0时,Q=1;J=0,K=0时，Q保持，J=1,K=1时,Q翻转。

D触发器引脚图及其功能：

D触发器的输出Q总与输入D相同

3. 3D/A转换器

D/A转换器的作用是按不同的输入数码，产生一组数值不同的参考电压Uo，送到电压比较器与输入信号Ui进行比较。此时利用芯片AD7524产生Uo。

AD7524引脚图及其引脚功能如下：

AD7524引脚功能：

OUT1 、OUT2 电流流出端

D D

V 为供电源可在+5V 至15V 范围内选择

GND 为接地

R ET

V 为基准电源 可取正、负，输出电源极性也相交改变

RF 为反馈电阻

0D ～7

D 为数据引入端

C S 为片选端 W R 为写入控制端

节拍脉冲CP0的作用下，将JK 触发器的状态QH ～QA=10000000，若D/A 参考电压U0。当U0＜UI 时，比较器输出为1，反之为0，这样各级触发器的J=1,K=0。 在节拍脉冲CP1作用下，其下降沿触发器JK 触发器，使QG=1，同时CP1使触发器置1。这样在CP1作用后， D/A 转换器输出参考电压U0，当U0＜UI ，比较器输出为1，反之为0 。就这样一次比较直到CP8，当CP8的上升沿时D 触发器输出状态就是所得比较的结果。

从上可以看出逐次渐近型A/D 转换完成依次转换所需的节拍脉冲数为（n+1）。N 为二进制代码，所以完成一次所需的时间为（n+1）Tcp 。

数据分析：分辨率用来说明A/D 转换器对输入信号的分辨能力。

分辨率=2

n

i M A X

V i M A X V 为输入模拟信号最大值。

分辨率=8

55

0.019532

256

=

=Ｖ

转换误差也反映了A/D 转换器所能辨认的最小输入量，因而转换误差与分辨是统一的，提高分辨率可减少转换误差。

12

n

≈0.005则 n ≥8

分辨率=

8

550.019532

256

=

=Ｖ

由于t ≥(n+1)Tcp

若n=8 则410- >(n+1) Tcp 所以

Tcp ≥ 1.1×5

10-s

fcp ≤5

10

HZ=1１0KHZ

则fcp ≤1１0KHZ 以上都可以

所以设计选择8位逐次渐近型A/D 转换器。CP 为100KHZ 。

U1A 7408J

U2A

7408J

U3A

7408J

U5A

7408J

U6A

7408J

U7A

7408J

U8A

7408J

U9A

7408J

U11

D_FF

D Q

~Q

RESET

CLK

SET

U12

D_FF

D Q

~Q

RESET

CLK

SET

U13

D_FF

D Q

~Q

RESET

CLK

SET

U14

D_FF

D Q

~Q

RESET

CLK

SET

U15

D_FF

D Q

~Q

RESET

CLK

SET

U16

D_FF

D Q

~Q

RESET

CLK

SET

U17

D_FF

D Q

~Q

RESET

CLK

SET

U18

D_FF

D Q

~Q

RESET

CLK

SET

U19

D_FF

D Q

~Q

RESET

CLK

SET

U10

D_FF

D Q

~Q

RESET

CLK

SET

U20A

7408J

U21A

7408J

U22A

7408J

U23A

7408J

U24A

7408J

U25A

7408J

U26A

7408J

U27A

7408J

U28A

7432N

U29A

7432N

U30A

7432N

U31A

7432N

U32A

7432N

U33A

7432N

U34A

7432N

468101216

17

U35

SR_FF_NEGSR

S

Q

~

Q

R

R

E

S

E

T

C

L

K

S

E

T

U36

SR_FF_NEGSR

S

Q

~

Q

R

R

E

S

E

T

C

L

K

S

E

T

U37

SR_FF_NEGSR

S

Q

~

Q

R

R

E

S

E

T

C

L

K

S

E

T

U38

SR_FF_NEGSR

S

Q

~

Q

R

R

E

S

E

T

C

L

K

S

E

T

U39

SR_FF_NEGSR

S

Q

~

Q

R

R

E

S

E

T

C

L

K

S

E

T

U40

SR_FF_NEGSR

S

Q

~

Q

R

R

E

S

E

T

C

L

K

S

E

T

U41

SR_FF_NEGSR

S

Q

~

Q

R

R

E

S

E

T

C

L

K

S

E

T

U42

SR_FF_NEGSR

S

Q

~

Q

R

R

E

S

E

T

C

L

K

S

E

T

14

19

24

25

2

1593

1

_

+

C

U4A

7408J

DAC 0832

D7 D6 D5 D4 D3 D2 D1 D0

27

28

29

30

31

32

33

34

37

18

26

36

13

235

20

117

21

六．设计总结

1. 设计体会

经过将近一周的电子学课程设计，完成逐次渐近A/D转换器的设计。拿到题目后，在图书馆和利用网络资源进行查阅和搜索与本设计有关的资料。在查阅中进一步了解了A/D转换器的知识，对与自己以前仅仅知道A/D有很大的进步。

熟悉了使用AutoCAD绘制电气原理图及其芯片。由于时间短促对课题要求的采取抗干扰能力措施没能设计。在本次设计中利用常见的一些芯片来完成A/D的转换，自我感觉还不够完美。以后有机会要对这次设计结合以后所掌握的知识面进行补充。不足之处请各位老师批评、指教！

2. 对设计的建议

通过这次数字电路的设计，让我们学到了很多，不仅巩固了以前所学的知识，也培养了自己的动手和思考和解决问题的能力，更加开拓了自己的思维，让我学会了思考、分析、解决问题的能力，希望系里能给我们更多这样的实践机会，最好是能让我们所有同学都能亲手做出实物来

参考文献

［1］康华光，邹寿彬，秦臻等.电子技术基础数字部分.高等教育出版社，2009.

［2汪国强等.现代数字逻辑电路.电子工业出版社.

［3］高吉祥等.数字电子技术学习辅导及习题详解.电子工业出版社.

［4］岳怡等.数字电路与数字电子技术.西北工业大学出版社.