《数字电路逻辑设计》期末考试题5

班级：             学号：              姓名：                成绩：

一、选择题：（单选题，每小题3分，共30分）

  .1、用n个触发器构成计数器，可得到的最大计数长度为（   ）。

A、n        B、2n        C、n2        D、2n

   2、KJ触发器在CP脉冲作用下，欲使，则输入信号不能为（   ）。

A、J=K=0    B、J=Q，K=    C、J=，K=Q       D、J=Q，K=0

  3、四位比较器的三个输出信号A﹥B，A=B，A﹤B中，只有一个是有效信号，它呈现（   ）电平。

A、高        B、低          C、高阻          D、任意

  4、下列逻辑式中，正确的是（   ）。

A、A+A=A     B、A+A=1        C、A+A=0          D、A=1

  5、8：3线优先编码器（74LS148）中，数据输入线～同时有效时，优先级最高的为线，则输出线的值应为（   ）。

A、000         B、010         C、101       D、111

  6、十六路数据选择器，其地址输入端有（   ）个。

A、16个        B、2个        C、4个       D、8个

  7、两个TTL或非门构成的基本RS触发器如图所示，如果S=R=0，则触发器的状态应为（   ）。

A、置0            B、置1       

C 、      D、

  8、组合逻辑电路通常由（   ）组合而成。

A、门电路        B、触发器       C、计数器         D、寄存器

  9、电路如图，若输入CP脉冲

的频率为20KHZ，则输出Z的频

率为（   ）。

A、20KHZ       B、10KHZ       

C、5KHZ        D、40KHZ

  10、一个四位二进制码减法计数器的起始值为1001，经过100个时钟脉冲作用之后的值为（   ）。

A、1100          B、0100     C、1101     D、0101

二、填空题：（每小题3分，共30分）

  1、数字系统中采用          数进行存储运算和传输，而人们习惯于用      数进行输入和输出，为了适应人机界面转换，广泛使用二—十进制的         码。

  2、若输入变量A、B 全为1时，输出F=0，则其输入与输出的关系是          ，若输入变量A、B相异时，F=1，相同时F=0，则其输入与输出的关系是        。

  3、触发器异步置零，须使         ， =             ，而与         和

           无关。

  4、时序逻辑电路的特点是，任意时刻的输出不仅取决于该时刻的           状态，而且还与电路的              有关，因此时序逻辑电路具有          功能。

  5、一位8421BCD码计数器至少需要        个触发器。

  6、主从RS触发器的次态方程=          ，JK触发器的次态方程=          ，T触发器的次态方程=          。

  7、同步时序电路与异步时序电路比较，其差异在于后者                  ，其工作速度                 更快。

  8、如图所示电路，设现态Q1Q2=00，

经三个脉冲作用后，Q1Q2的状态应为

            。

  9、TTL逻辑门的主要外部特性参数

有         电平，           电平，

               系数，             时延，              功耗等。

  10、由于二极管具有           特性，因此可作为开关元件使用。数字电路中的三极管一般工作于           区和          区，而          区只是一种过渡状态。

三、作图分析、设计题：（每小题8分，共40分）

1、用8选1数据选择器实现函数F=

2、维持 — 阻塞D触发器的输入波形如图（上升沿触发）设初态Q=0，试画出输出端的工作波形。

3、分析下图所示逻辑电路，写出电路驱动方程，状态转移方程，画出状态移段图，并确定该电路是否具有自启动功能。

4、作出将2线—4线译码器扩展为3线—8线译码器的逻辑图。

5、用卡诺图化简逻辑函数F（）=