选择题 数字系统设计

①设计输入       ②设计输出          ③仿真           ④综合

2．VHDL属于（ 2 ）描述语言。

①普通硬件       ②行为              ③高级           ④低级

3．在设计处理过程中，可产生供器件编程使用的数据文件，对于FPGA来说是产生（ 2  ）文件。

①熔丝图        ②位流数据           ③图形           ④仿真

5．在EDA 工具中，能将硬件描述语言转化为硬件电路的重要工具软件称为（  2 ）。

①仿真器  　　　②　综合器 　　　　　③　适配器　　　　　④　下载器

6、在下列可编程逻辑器件中，属于易失性器件的是（  C  ）。

A、PROM   B、CPLD   C、FPGA   D、PAL

7、以下四种PLD器件那个不是非易失型的（  D  ）.

A、PROM    B、EPLD    C、EEPROM    D、基于SRAM编程元件

8、以下选项中其结构是由可编程与阵列和可编程或阵列构成的是（  C ）？

A、PROM   B、PLA     C、PLA      D、GAL

9、一下编程软件不是用浮栅编程技术的是（   D  ）

A、EPROM   B、EEPROM    C、FLASH    D、PROM

10、将由综合器产生的网表文件配置于指定的目标器件中，并产生最终的可下载文件的是（  B  ）？

A、综合器     B、适配器     C、下载器    D、编程

11.不属于IP模块类型的是（D）

A 固核     B 软核     C 硬核   D 黑核

12.下类属于功能彷真的是（D）

A 考虑信号的时延     B考虑信号的大小C 考虑信号的规律  D不考虑信号的时延

13.下类不属于简单PLD的是（B）

A PLA    B PROM    C PAL    D GAL

14、EDA技术发展的第二阶段是（B）

A、CAD    B、CAE   C、EDA   D、PLD

15、（B）指的是以版图形式实现的设计模块。

A、软核   B、硬核    C、固核   D、散核

16、可编程逻辑阵列是（C）

A、PROM   B、PAL    C、PLA    D、GAL

17、查找表的原理类似于ROM，其物理结构是静态存储器（SRAM），N个输入项的逻辑函数可以由一个（A）位容量的SRAM来实现。

A、2       B、2     C、2     D、2-1

18、Quartus Ⅱ进行EDA设计开发过程中的综合、适配属于（D）步骤中。

A、设计输入    B、仿镇      C、编程与验证      D、编译

19．在设计输入完成之后，应立即对设计文件进行（ 2  ）。

①编辑          ②编译               ③功能仿真       ④时序仿真

20．在C语言的基础上演化而来的硬件描述语言是（  2 ）

①　VHDL 　　　　②　Verilog  HDL   　③  AHL 　　　　　 ④ CPUL 

21．基于硬件描述语言HDL的数字系统设计目前最常用的设计法称为（ 2  ）设计法。

①　自底向上   　②  自顶向下　　　　 ③ 积木式　　　　　　④　顶层

22、VHDL运算符优先级的说法正确的是          C

A. 逻辑运算的优先级最高        B. 关系运算的优先级最高    

C. 逻辑运算的优先级最低        D. 关系运算的优先级最低 

23、如果a=1,b=0，则逻辑表达式（a AND b） OR（ NOT b AND a）的值是  B  

A. 0            B. 1            C. 2            D. 不确定    

24、MAX+PLUSII的设计文件不能直接保存在     B         

A． 硬盘         B. 根目录    C.  文件夹   D.  工程目录

25、下列那个流程是正确的基于EDA软件的FPGA / CPLD设计流程： A   

A.原理图/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试

B.原理图/HDL文本输入→适配→综合→功能仿真→编程下载→硬件测试；

C.原理图/HDL文本输入→功能仿真→综合→编程下载→→适配硬件测试；

D.原理图/HDL文本输入→功能仿真→适配→编程下载→综合→硬件测试

26、下面哪一个可以用作VHDL中的合法的实体名    D

A. OR            B. VARIABLE         C.  SIGNAL        D.  OUT1

27.下列说法错误的是（D）

A  EDA技术的设计中有两种思路即自顶向下和自底向上

B  IP和是指完成某种功能的模块

C  IP分为硬核软核固核

D  ＰＬＤ是全定制器件ＡＳＩＣ是半定制器件

28.下列有关仿真的叙述正确的是（D）

A  仿真分为功能仿真和延时仿真

B  功能仿真又称后仿真

C  功能仿真考虑时延因素

D  功能仿真和适配无关

29.下列有关PLD器件的说法正确的是（B）

A  GAL属于高密度PLD器件

B  PAL，PLA，GAL，CPLD均属于阵列结构

C  PAL的与阵列是固定的或阵列是可编程的

D  PROMA是一种存储器而不是PLD

30.下面哪个是可编程逻辑阵列（D）

A，PROM     B，PLA

C，GAL       D，PAL

31，下面哪个不是浮栅编程元件？（D）

A，EPROM    B，EEPROM 

C，闪速存储器 D，SRAM

32、可编程逻辑器件包括简单PLD和复杂PLD，复杂PLD是由简单PLD发展来的，下列属于复杂PLD的可编程逻辑器件的是(C )   

A.FPGA； 

B.PLA；

C.PAL； 

D.GAL。 

33、下列不属于EDA工具主要组成模块的是( C)   

A.设计输入编辑器   

B.访真器  

C.适配器   

D.控制器  

34、使用FPGA/CPLD芯片是实现EDA技术的主要途径，下列说法错误的是(A )   

A.设计不需要硬件测试，只需要时序仿真就能完成设计。   

B.具有极大的灵活性和通用性；  

C.维护简单，可靠性好；   

D.FGPA/CPLD设计直接面向用户；  

35、在设计处理过程中，可产生供器件编程使用的数据文件，对于CPLD来说是产生(A )文件。   

A.熔丝图   

B.位流数据  

C.图形   

D.仿真

36.下列不属于数字系统特征的是：（B）

A.经济性   B.大型化  C高速度    D 智能化

37.下列说法正确的是（B）

A软核指的是在寄存器级或门级对电路功能用原理图设计方法。

B硬核指的是以版图形式实现的设计模块。

C固核是完成了分散的模块。

D软核可靠性高，能确保性能，硬核使用灵活，但其可预测性差。

38.下列分类说法错误的是（B）

A按集成度分，简单的可编程逻辑器件包括PROM,PLA,CPLD和HDPLD

B按集成度分，复杂的可编程逻辑器件包括CPLD和HDPLD

C基于乘积项结构的器件：PROM,PLA,PAL,GAL,CPLD

D基于查找表结构的器件：FPGA

39. 现场可编程门阵列（C）

A.OLMC   B.CPLD   C.FPGA    D.PLA

40.下面对EDA技术的说法，错误的是（ C ）？

现如今，无论是设计集成电路还是设计普通电子电路，没有EDA，都难以完成。

EDA技术的使用包括电子工程师进行电子系统开发的全过程，以及进行开发设计涉及的各方面。

EDA技术可以确切地分为系统级，寄存器传输级，门级和版图级。

从一定角度来看，EDA技术包括电子电路设计的各个领域。

41. 目前的EDA工具最高只能接受（ C  ）描述的HDL文件进行逻辑综合。

A. 行为级或系统级

B. 系统级或门级

C. 行为级或寄存器传输级

D. 寄存器传输级或系统级

42. 下面关于说法错误的是（  B ）

A．综合是指将较高层次的设计描述动作转化为较低层次描述的过程。

B. 一般综合可器由ＦＰＧＡ或ＣＰＬＤ生产厂家提供，适配器可由第三方公司提供

C. 不考虑信号延时等因素的仿真称为功能仿真

D．常用的编程方式有：系统编程，用专用的编程器编程

43.下面哪种器件有特殊的输出逻辑宏单元OLMC?(  D  )

A.PROM       B.PLA       C.PAL       D.GAL 

44.扫描技术是用来                             A

A 测试高密度器件的   B 编程高密度器件的   

C读取高密度器件数据的   D 改写高密度器件数据的

45.以下格式文件属于CPLD编程的是    （D）

A.SOF    B.JAM    C.BIT    D.POF

46．以下选项中全部可多次编程的是（C）

A. PROM   PAL    GAL

B. PLA     GAL    CPLD 

C. GAL     CPLD   FPGA

D. PLA     PAL     PROM

47. 下列说法正确的是（B）

A. 功能仿真叫后仿真，时序仿真叫前仿真

B．功能仿真与适配无关，时序仿真与适配有关

C．CPLD器件的下载称为配置，FPGA器件的下载称为编程

D．综合有时也称为结构综合器

48 . OLMC的中文意思是（D）

A.内部逻辑宏单元

B.可编程逻辑块

C.可编程逻辑阵列

D.输出逻辑宏单元

49、大规模可编程器件主要有CPLD和FPGA两类，其中CPLD通过（  A  ）实现其逻辑功能。

A 可编程乘积项逻辑；  B 查找表(LUT)   C 输入缓冲  D 输出缓冲 

50、在VHDL中，一个设计实体可以拥有一个或多个    D   

A. 设计实体        B. 结构体     C. 输入         D. 输出

51、 在EDA工具中，能完成在目标系统器件上布局布线软件称为（ C ）

A.仿真器              B.综合器          C.适配器         D.下载器

52、 基于EDA软件的FPGA/CPLD设计流程为：原理图/HDL文本输入→__A__→综合→适配→____B____→编程下载→硬件测试。P14

A. 功能仿真                    B. 时序仿真

C. 逻辑综合                    D. 配置

53.综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；在下面对综合的描述中，___D___是错误的。

A. 综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD的基本结构相映射的网表文件；

B. 为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束；

C. 综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系不是唯一的。 

D. 综合是纯软件的转换过程，与器件硬件结构无关；

54.CPLD结构上主要以（a）结构为主构成。

a.与或阵列      b.与阵列          c.或阵列             d .非阵列

55.EDA技术发展的早期阶段是（a）

a.CAD阶段     b.CAE阶段        c.EDA阶段         d.PDA阶段

56..FPGA器件是基于（a）结构的

a.SRAM         b.RAM           c.ROM              d.PROM

57..Quartus2 新建输入源文件类型应选择（b）

a.edif file         b.block diagram    c.VHDL FILE         d.AHDL file

58.从系统设计入手，在顶层进行功能方框图划分和结构设计的称为（a）。

a.自顶向下设计   b.自底向上设计    c.IP复用设计       d.数字系统设计

59.在PLD中陈列图如下所示，其逻辑表达式为（　B　　）．

A、F=A+B+C　B、 F=A+C　C、F=A·C　D、F=A·B·C·D

60.目前的EDA工具最高只能接受行为级或（  C）

 A.版图级   B.门级    C.寄存传输级  D.系统级

61.（B  ）指的是在寄存器级或门级对电路功能用HDL进行描述，表现为VHDL或Verilog HDL代码.

A.硬核   B. 软核  C.固核   D. IP核

62.( A  )指的是将较高层次的设计描述自动转化为较低层次描述的过程.

A.综合   B.适配   C.仿真   D.编程

63.基于乘积项结构的PLD器件是根据（      C）分类的。

A.按集成度分类   B.按编程特点分类  C.按结构特点分类    D.按工艺特点分类

.VHDL语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两部分，结构体描述_____D__。

A. 器件外部特性                B. 器件的综合约束     

C. 器件外部特性与内部功能    D. 器件的内部功能

65.原理图是（ A ）的表达方式。

A.图形化   B.数字化   C.实体化   D形象化

66..（ C ）是一种用文本形式来描述和设计电路的语言。

A.PLD      B.EDA     C.HDL     D.OLMC

67.OLMC主要由（ D ），1个D触发器，2个数据选择器（MUX）和一个输出缓冲器构成。

A.与门     B.或非门      C.异或门     D.或门

68.ASIC是在（ B ）的基础上实现芯片的。

A.子片    B母片     C集成电路板     D.硬件乘法器

69.SPLD包括（　Ｃ　）四类器件。

A.PROM,PLA,PAL,PLD

B.PROM,PLA,EDA,GAL

C.PROM,PLA,PAL,GAL

D.PROM,HDL,PAL,GAL

70.以下说法错误的是    B

A.行为综合：从算法表示、行为描述转换到寄存器传输级（RTL）

B.逻辑综合：RTL级描述转换到逻辑门级（包括触发器）

C.版图综合或结构综合：从逻辑门表示转换到版图表示，或转换到PLD器件的配置网表表示

D.综合器是人工实现上述转换的软件工具，是能将原理图或HDL语言描述的电路功能转化为具体电路结构网表的工具

71.下列哪一个不属于Top-down设计方式？D

A.行为级与RTL级的设计  B功能仿真  C综合   D分模块

72.下列属于可多次编程器件是？B

A PROM   B FRGA   C PLA   D PAL

73.下列哪一个不是综合的形式？D

A行为综合  B逻辑综合  C版图综合  D方法综合 

74.哪一个不是PLD的发展趋势？

A向大规模、高集成度方向发展

B向低电压、低功耗的方向发展

C向模数分离的可编程方向发展

D向告诉可预测延时的方向发展